- •Министерство транспорта и коммуникаций республики беларусь
- •Пояснительная записка
- •1. Импульсные сигналы (ис) в импульсных устройствах (иу)
- •Сигналы в цифровых устройствах (цу). Логические основы цу
- •Ключи на биполярных (бт) и полевых (пт) транзисторах
- •Дифференцирующие (дц) и интегрирующие цепи (иц)
- •Линии задержки (лз) и формирователи импульсов
- •Ограничители амплитуд (оа)
- •Триггеры на транзисторах
- •8. Интегральные триггеры
- •9. Мультивибраторы (мв) на транзисторах.
- •Мв на логических элементах (лэ)
- •Мв на операционных усилителях (оу) и интегральных таймерах
- •Генераторы линейно-изменяющегося напряжения (глин).
- •Регистры
- •Счётчики
- •Шифраторы, дешифраторы и цифровая индикация.
- •Мультиплексоры (мс) и демультиплексоры (дмс)
- •Цифровые компараторы (цк)
- •Сумматоры
- •19.Цифроаналоговые (цап) и аналого-цифровые (ацп) преобразователи
- •20. Запоминающие устройства (зу).
8. Интегральные триггеры
8.1. Дать сведения об интегральных триггерах (ИТ) и пояснить их обобщённый вид. Охарактеризовать ИТ: по способу записи информации, по функциональному признаку, по принципу построения (по числу ступеней).
8.2. Дать общие сведения о RS-триггерах. Пояснить совокупность значений входных и выходных сигналов ИТ. Пояснить работу асинхронного RS-триггера (ячейки памяти ЯП) на логических элементах ИЛИ-НЕ, используя компактные таблицы переключений (ТП), структурные схемы, УГО, временные диаграммы (ВД) работы.
8.3. Пояснить работу асинхронного RS-триггера (ячейки памяти) на логических элементах И-НЕ, используя компактные ТП , структурные схемы, УГО, ВД работы. Пояснить процесс его перехода в Qn+1, если предыдущее его состояние было Qn.
8.4. Пояснить работу одноступенчатых синхронных RSТ-триггеров: схемы с использованием ЯП на логических элементах ИЛИ-НЕ и И-НЕ: ТП, ВД работы. Охарактеризовать схемные решения RSТ-триггеров с использованием асинхронных установочных входов. Представить и пояснить схему одноступенчатого RST-триггера с предустановкой «0» на логических элементах И-НЕ.
8.6. Пояснить особенности работы двухступенчатых RSТ-триггеров (триггеров МS-структуры): схема, ВД работы. Охарактеризовать схемные решения триггеров МS-структуры с асинхронными установочными входами. Представить и пояснить схему двухступенчатого RS-триггера с предустановкой «0» на логических элементах И-НЕ.
8.7. Пояснить работу одноступенчатых D–триггеров со статическим управлением: схемы, ТП, ВД работы. Пояснить процесс перехода D–триггера в состояние Qn+1 при подаче синхросигнала, если предыдущее состояние триггера было Qn. Дать понятие DV–триггера. Охарактеризовать построение D–триггера на базе RSТ-триггера.
8.8. Дать понятие D–триггера с динамическим управлением.
8.9. Пояснить особенности работы двухступенчатых D-триггеров (триггеров МS-структуры)
8.10. Пояснить работу одноступенчатых Т–триггеров. Охарактеризовать реализацию Т–триггера на базе RSТ- и D- и JK–триггеров: схемы, ВД. Пояснить недостатки одноступенчатого Т–триггера и пути их устранения.
8.11. Пояснить особенности работы двухступенчатых Т-триггер (триггеров МS-структуры): схемы, ВД. Привести временные диаграммы работы второй ступени Q2 (QS) относительно сигнала С.
8.12. Пояснить работу одноступенчатых JK–триггеров: схемы, ВД. Пояснить его универсальность.
8.13. Пояснить особенности работы двухступенчатых JK-триггеров (триггеров МS-структуры): схемы, ВД
Уметь решать задачи на построение схем и временных диаграмм интегральных триггеров
9. Мультивибраторы (мв) на транзисторах.
9.1.Дать понятие МВ. Пояснить работу автоколебательных (самовозбуждающихся) МВ на транзисторах NPN-структуры: структура, принципиальная и эквивалентные схемы, ВД. Пояснить причину, по которой при включении питания схема переходит в одно из квазиустойчивых состояний.
9.2. Привести и пояснить основные формулы расчёта транзисторного АКМВ (tи1, tи2, Т, F, Q, tф). Пояснить способы регулировки основных параметров транзисторного АКМВ.
9.3. Охарактеризовать варианты построения схем транзисторных АКМВ: с разделённой коллекторной нагрузкой, с корректирующими (отсекающими) диодами.