Прямой доступ к памяти

Цикл ПДП начинается с запроса ПДП с помощью одного из сигналов DRQ. После освобождения магистрали контроллер ПДП со стороны процессора формирует сигнал DASK по линии с номером линии запроса, говорящий о предоставлении ПДП запросившему устройству. Затем устройство, запросившее ПДП, вырабатывает адрес ячейки памяти, с которой будет производиться обмен в текущем цикле и сигнал AEN, который говорит, что идет обращение в режиме ПДП. При чтении после этого устройство выставляется строб чтения (IOR или MEMR) в ответ, на который источник передаваемых данных выставляет свою информацию на шину данных. При записи устройство выставляет данные с строб записи (IOW или MEMW ), по которому данные записываются в приемник данных. Временная диаграмма ПДП представлена на рисунке 7.4.

Таким образом, если данные надо переслать из устройства ввода-вывода в память, то одновременно производится чтение данных из устройства ввода-вывода по сигналу (IOR) и их запись в память по сигналу MEMW. Аналогично производится пересылка из памяти в устройство ввода-вывода по сигналам MEMR и IOR.

Регенерация памяти

Циклы регенерации памяти выполняет входящий в состав материнской платы контроллер регенерации, который получает управление магистралью каждые 15 микросекунд. Во время цикла регенерации производится чтение одной из 256 ячеек памяти. Проведение 256 циклов регенерации, т.е. псевдочтения, из 256 последовательных адресов ОЗУ обеспечивает полное освежение информации. Цикл использует сигналы REFRESH, SA0-SA7, MEMR.

Основные электрические характеристики линий isa

При проектировании устройств сопряжения необходимо учитывать электрические характеристики линий.

Выходные каскады передатчиков магистральных сигналов должны выдавать ток низкого уровня не меньше 24ма, а ток высокого уровня не меньше 3ма (для выходов с 3 состояниями и TTL). Входные сигналы должны потреблять ток низкого уровня не более 0.8ма, а входной ток высокого уровня не более 0.04ма.

Максимальная длина печатного проводника от контакта магистрали до вывода микросхемы не должна превышать 65мм, а максимальная емкость по каждому контакту относительно земли не более 20пф.

К некоторым линиям магистрали подключены нагрузочные резисторы, идущие на шину питания +5в: к линиям IOR, IOW, MEMR, MEMW, SMEMR, SMEMW, I/O CH CK - резисторы 4.7ком, к линиям I/O CS16, MEM CS 16, REFRESH, MASTER, OWS- резисторы 300ом, I/O CH RDY - резистор 1ком.

К роме того, к некоторым линиям магистрали подключены последовательно резисторы: к линиям IOR, IOW, MEMR, MEMW, SMEMR, SMEMW, OSC - 22ома, к линии SYS CLK- 27 ом.

7.2. Проектирование устройств сопряжения для шины isa

С истема сигналов шины и протокол обмена определяют функциональную схему интерфейса. Обобщенная функциональная схема интерфейсной части устройства сопряжения (УС) приведена на рисунке (7.5).

Адрес и сигнал разрешения адреса через приемник поступают на первый дешифратор, который на своих выходных линиях вырабатывает внутренний номер регистра, к которому идет обращение и сигнал о 16-разрядном обмене. Второй дешифратор на основании внутреннего адреса, сигналов чтения, записи и сигнала о 16-разрядном обмене формирует группу стробов, управляющих записью в выходные регистры, коммутаторами входных сигналов и передатчиком. Двунаправленный вход приемопередатчика подключается к шине данных, выходные линии подключаются к входам данных выходных регистров, а входные линии - к входному (виртуальному) регистру или к коммутатору входных сигналов. Сигналы готовности (от АЦП) и 16-разрядного обмена через передатчик поступают в шину данных.

Рассмотренная обобщенная функциональная схема может изменяться при своей реализации, что обусловлено особенностями разрабатываемого устройства сопряжения. Для сигналов данных могут использоваться приемники, если УС работает только в режиме записи, и передатчики, если УС работает только в режиме чтения.

Рассмотрим возможные реализации отдельных узлов интерфейсной части.