После изучения главы необходимо знать

• Регистры микропроцессоров 8086 и 80286, их разрядность и назначение,

• способы формирования физического адреса в реальном и защищенном режимах,

• методы адресации,

• распределение адресного пространства памяти,

• функциональную схему микро-ЭВМ и особенности функционирования,

• организацию векторной системы прерываний.

6.1. Архитектура процессора 8086

Процессор имеет 16-разрядную шину данных и 20-разрядную шину адреса, что позволяет адресовать до 1Мбайта памяти. Процессор поддерживают аппаратные и программные прерывания и прямой доступ к памяти. Предусмотрено использование математического сопроцессора 8087, существенно повышающего производительность вычислений с плавающей запятой. В процессоре применена конвейерная архитектура, позволяющая выполнять выборку команд из памяти и их декодирование во время выполнения внутренних операций. Конвейер имеет 6-байтную очередь инструкций. Блок предварительной выборки при наличии двух свободных байт в очереди старается ее заполнить в то время, когда внешняя шина процессора не занята операциями обмена. Это повышает производительность за счет сокращения времени простоя операционных узлов процессора.

Функционально процессор можно разделить на 2 блока, работающие независимо: блок сопряжения с магистралью (Bus Interface Unit, BIU) и исполнительный блок (Execution Unit, EU). Такое разделение стало возможным благодаря использованию конвейера (очереди) команд.

Блок сопряжения с магистралью заполняет этот конвейер командами, ожидающими выполнения. В момент, когда исполнительный блок заканчивает текущую команду, следующая команда, как правило, уже подготовлена для немедленного исполнения. В случае перехода очередь сбрасывается и экономии времени нет. Блок сопряжения с магистралью выполняет выборку команд из памяти и пересылку данных между исполнительной аппаратурой и внешним миром. Он содержит указатель команд, в котором хранится адрес очередной выбираемой команды, байтовую очередь потока команд и регистры сегментов, используемые для адресации физической памяти. Длина очереди - 6 байтов.

И сполнительный блок не имеет связи с системной магистралью. Если команда требует обращения к памяти или к внешней магистрали исполнительный блок посылает запрос блоку сопряжения на выборку или запись данных. Все адреса, с которыми оперирует исполнительный блок -16-разрядные. Блок сопряжения выполняет преобразование адресов, чтобы иметь доступ к 1Мбайту памяти. Исполнительный блок в своем составе имеет 16-разрядное АЛУ, регистр флагов (признаков), набор регистров общего назначения, индексные и указательные регистры.

Регистры процессора

Процессор имеет 14 16-разрядных регистров . Операнды могут иметь 8 или 16 бит и представлять двоичные и двоично-десятичные числа. Структура регистров процессора приведена на рисунке 6.1. 16-битные регистры общего назначения (РОН) AX, BX, CX, DX состоят из двух 8-битных половинок, к которым можно обращаться по именам AH, BH, CH, DH (старшие байты) AL, BL, CL, DL (младшие байты). Это позволяет программам, разработанным для 8-раздядных ЭВМ (8080) выполняться после повторной трансляции. Регистры в командах могут адресоваться явно. В ряде команд подразумевается неявное использование регистров. Например: AX (аккумулятор) используется в командах умножения, деления, ввода и вывода слова; CX- как счетчик циклов и указатель длины строковых операций, DX - при умножении и делении слов, при операциях ввода- вывода он содержит номер порта и т.д. (смотри описание команд).

Регистры-указатели SP (указатель стека), BP (указатель базы) и индексные регистры SI (индекс источника), DI (индекс приемника) допускают только 16-битное обращение. SI и DI предназначены для удобства доступа к данным в текущем сегменте данных; SP, BP - в текущем сегменте стека.

16-битные сегментные регистры используются для задания текущих сегментов (областей) памяти. В блок регистров - указателей сегментов входят: регистр сегмента кодов команд CS (Code Segment), регистр сегмента данных DS (DATA Segment ), регистр сегмента стека SS(Stack Segment ), регистр дополнительного сегмента данных ES (Extra Segment). Эти регистры могут модифицироваться только непосредственными командами их загрузки. Использование сегментных регистров определяется типом обращения к памяти. Для некоторых типов обращений возможно применение альтернативных сегментных регистров, которое вводится префиксами команд CS:,SS:,DS:,ES. Это значит, что сегмент, из которого считывается операнд, в общем случае, можно явно указать, если перед командой поставить специальный однобайтный префикс. Он определяет, из какого текущего сегмента считывается операнд. При отсутствии префикса операнд берется из текущего сегмента данных.

Указатель команд IP содержит смещение следующей выполняемой команды в текущем сегменте кода CS. Играет роль счетчика команд. Регистр-указатель инструкций IP не доступен программисту, но он явно управляется командами переходов, прерываниями и исключениями.

Регистр флагов (FLAGS) содержит расширенный набор признаков, по которым возможны переходы, и биты управляющие режимом работы процессора: разрешение прерывания, трассировка (пошаговое прохождение), направление смещения индекса при работе со строками.

Данные

Процессор поддерживает следующие типы данных: байты, слова, целый без знака, целый (8 и16-разрядный) в дополнительном коде, двоично-десятичный, ближний указатель (16-разрядный логический адрес внутри сегмента), дальний указатель (20-разрядный логический адрес, состоящий из адреса сегмента и смещения), строка (последовательность байтов или слов длиной до 64Кбайт).