4. Контрольные вопросы

1.  Как построить таблицу истинности цифрового автомата по временной диаграмме его функционирования?

2. Что отражает формула логической функции?

3. Дайте описание процедуры составления СДНФ и СКНФ логической функции и их минимизации.

4. По каким принципам выбирают элементную базу для реализации логической функции?

5. Изложите последовательность действий при синтезе цифрового автомата по заданной временной диаграмме.

6. Какие ошибки возможны при синтезе цифрового автомата по заданной временной диаграмме?

7. Как построить временную диаграмму по таблице истинности цифрового автомата?

Лабораторная работа № 3

ИССЛЕДОВАНИЕ ШИФРАТОРОВ НА ЛОГИЧЕСКИХ ЭЛЕМЕНТАХ И СПЕЦИАЛЬНОЙ МИКРОСХЕМЕ

1. ЦЕЛЬ РАБОТЫ

1.1. Изучить принципы построения схем шифраторов.

1.2. На примере схемы трехразрядного шифратора получить практические навыки сборки и наладки макетных образцов функциональных узлов вычислительной техники.

2. ТЕОРЕТИЧЕСКИЕ СВЕДЕНИЯ

2.1. Определение шифраторов

Шифраторами или кодерами называют разновидность преобразователей кодов, которые преобразуют комбинации (слова) унитарного кода в соответствующие слова какого-либо позиционного кода. Двоичные шифраторы – это комбинационные схемы, которые при подаче активного уровня на один из n информационных входов выдают на выходе слово позиционного двоичного кода, значение которого соответствует номеру активного входа. При этом разрядность выходного слова a составляет

a = int (log_2­n) разрядов, (3.1)

где int означает округление в бóльшую сторону до целого числа.

Ш

Рис. 3.1

ифратор с n входами иногда называют шифратором n х a (например, 10х4). Графическое обозначение такого шифратора имеет вид, приведенный на рис. 3.1.

Для удобства сопряжения с переключателями и т.п. периферийными устройствами схему шифраторов обычно организуют так, чтобы активным уровнем служил лог.0.

Как и другие преобразователи кодов, шифраторы могут быть аппаратно реализованы на логических элементах, на программируемой логике и на совокупности специальных микросхем.

2.2. Синтез двоичного шифратора на логических элементах

П ростота алгоритма преобразования делает шифратор удобным объектом для выработки навыков синтеза комбинационных схем. Построим шиф­ратор с 7 входами и нулевым состоянием, управляемый низкими входными уровнями. Пример источника инверсного унитарного кода приведен на рис. 3.2. Здесь переключатель SA1 имеет заземленный обегающий контакт, а сигнальные линии подтянуты к лог.1 с помощью набора резисторов *R.

Выходной код этого шифратора согласно соотношению (3.1) будет состоять из int (log₂7) = 3 разрядов. По словесному описанию составим таблицу функционирования:

__ __ __ __ __ __ __

X₁ X₂ X₃ X₄ X₅ X₆ X₇ А₂ А₁ А₀ |=А₁₀

1 1 1 1 1 1 1 0 0 0 | 0

0 1 1 1 1 1 1 0 0 1 | 1

1 0 1 1 1 1 1 0 1 0 | 2

1 1 0 1 1 1 1 0 1 1 | 3

1 1 1 0 1 1 1 1 0 0 | 4

1 1 1 1 0 1 1 1 0 1 | 5

1 1 1 1 1 0 1 1 1 0 | 6

1 1 1 1 1 1 0 1 1 1 | 7

В принципе существует несколько способов синтеза логических функций А_i (i = 0…2), соответствующих этой таблице.

А. В простейшем случае (факультативная шифрация) логические формулы функций могут иметь вид:

А ₀= X₁vX₃vX₅vX₇ =

А₁= X₂vX₃vX₆vX₇ = (3.2)

А₂= X₄vX₅vX₆vX₇ =

Такое решение дает минимальный объем аппаратных средств (по 0,5 корпуса микросхемы ЛА1 на каждый выход). Однако функции А_i определены в таблице истинности не на полном множестве комбинаций входных сигналов, т.е. факультативно. Проанализируем их значения при неунитарном наборе на входах (сигналы от произвольного набора источников). Полное возможное количество входных комбинаций составляет 2⁷=128, то есть существует 120 комбинаций с неопределенностью. Рассмотрим, например, какой код будет на выходе, согласно (3.2), при X₂&X₄=1, или X₃&X₅=1, X₁&X₄ =1 и так далее. Полученные коды не соответствуют ни одному из номеров входов – устройство оказалось незащищенным от неправильного использования. Его следует применять только для шифрации положения переключателей с обегающим контактом и других подобных устройств, в которых одновременное появление активных уровней на нескольких входах кодера невозможно в принципе.

Б. Повторим исходную таблицу истинности в положительной логике:

X₁ X₂ X₃ X₄ X₅ X₆ X₇ А₂ А₁ А₀

0 0 0 0 0 0 0 0 0 0

1 0 0 0 0 0 0 0 0 1

0 1 0 0 0 0 0 0 1 0

0 0 1 0 0 0 0 0 1 1

0 0 0 1 0 0 0 1 0 0

0 0 0 0 1 0 0 1 0 1

0 0 0 0 0 1 0 1 1 0

0 0 0 0 0 0 1 1 1 1

Исключить ложные коды можно, записав логические функции в классической СДНФ:

, (3.3)

где – логические произведения инверсий всех аргументов, кроме указанного в индексе (например, ). А₁ и А₂ определяются аналогично. Оценка затрат аппаратных средств – 12,5 корпуса. Можно было бы записать А_i и в виде СКНФ: А₀=(X₁v(v ))&(.......) и так далее, но не выпускается шестивходовых микросхем ИЛИ, поэтому аппаратная реализация будет еще более громоздкой. Результат такого пути синтеза формально точен – ложные коды при X_j& = 1 отсутствуют, но с инженерной точки зрения потеря входных сигналов при их взаимном наложении зачастую недопустима.

В. На практике выбран третий путь синтеза – по приоритетной таблице функционирования. При этом чисто договорно задают, какой вход имеет приоритет над остальными (обычно вход с большим номером – над всеми входами с меньшими номерами). Тогда таблица функционирования будет иметь вид:

__ __ __ __ __ __ __

X₁ X₂ X₃ X₄ X₅ X₆ X₇ А₂ А₁ А₀

1 1 1 1 1 1 1 0 0 0

0 1 1 1 1 1 1 0 0 1

Ф 0 1 1 1 1 1 0 1 0

Ф Ф 0 1 1 1 1 0 1 1

Ф Ф Ф 0 1 1 1 1 0 0

Ф Ф Ф Ф 0 1 1 1 0 1

Ф Ф Ф Ф Ф 0 1 1 1 0

Ф Ф Ф Ф Ф Ф 0 1 1 1

Здесь знак Ф означает произвольное, несущественное для функционирования устройства значение аргумента. Видно, что в этом варианте нужно создавать вдвое меньше логических произведений (по 6-5-4..1-0 штук) и для А₀, например, логическое уравнение будет иметь вид:

(3.4)

Соответствующие уравнения для А₁ и А₂ студентам следует составить самим. С точки зрения затрат это означает, что нужно 6 схем приоритета: одна с шестью входами, одна с пятью и т.д., т.е. схема остается громоздкой. Первый путь ее упрощения – использовать одни и те же конъюнкции многократно, т.е. построить схему последовательного логического умножения с промежуточными отводами (нарисуйте такую схему шифратора). Затраты аппаратных средств составят 8 корпусов с резервом. Недостаток этого решения – разное время прохождения сигнала от X_i до А_j, т.е. наличие критических состязаний второго вида (ложные коды в момент установления нового значения). Второй путь – выявить в формулах А_j лишние вхождения аргументов: ведь если одновременно X₁=1 и X₅=1, то проход X₁ на А₀ блокировать уже не нужно и так далее. База такой минимизации – теорема разложения в инверсном виде (по /5/, формула 1.27):

X_pv f (X_n,..., ,...,X₁)=X_pv f (X_n,...,1,...,X₁). (3.5)

В нашем случае и так далее. Отсюда, последовательно применяя (3.5) к X₇, X₆, X₅, получим

(3.6)

Соответствующая принципиальная схема приведена на рис. 3.3 (условный расход комплектующих составляет 5,25 корпуса).

Схема выполняет заданную функцию и соответствует таблице функционирования, однако, во-первых, четырехвходовые микросхемы ИЛИ не выпускаются промышленностью, во-вторых, разное количество логических элементов между входом и выходом для разных аргументов ведет к критическим состязаниям второго вида (ложные коды низкоприоритетных входов в момент установления новой пары значений). Для получения работоспособной схемы студентам следует самостоятельно переработать схему, приведенную на рис. 3.3. Следует заменить схемы 4ИЛИ на 4НЕ-ИЛИ, ввести инверторы на выходы схем И, а также изменить длину путей от входов до выходов с помощью дополнительных инверторов так, чтобы инверсии высокоприоритетных сигналов приходили на выходную логику раньше, чем низкоприоритетные сигналы. Переработанную схему следует привести в отчете.

Рис. 3.3