2.3. Иные реализации двоичных шифраторов
Для реализации шифраторов возможно использование ПЛМ (см. п. 2.1), но это нецелесообразно, поскольку в настоящее время в составе различных ТТЛ серий выпускается несколько законченных интегральных схем приоритетных шифраторов (ИВ1..ИВ3), УГО, схемы и функциональные возможности которых приведены в литературе /5-9/. Микросхемы ИВ1, ИВ2 помимо основной функции – преобразования кода – выполняют индикацию наличия или отсутствия активных уровней хотя бы на одном из входов. Эти сигналы используются для разрешения работы смежных микросхем (рис. 3.4).
3. Порядок выполнения лабораторной работы
3.1. Предварительное задание
3.1.1. По конспекту лекций и литературным источникам, например /3-5/, изучите материал о составлении СДНФ логической функции и ее преобразовании.
3.1.2. По материалам п. 2.1, конспекту лекций и литературным источникам изучите назначение, принципы построения и функционирования шифраторов.
3.1.3. Составьте заготовку отчета согласно п. 1.2 раздела "Общие положения".
3.1.4. Изобразите функциональное представление шифратора, запишите формулу соотношения количества входов и выходов и составьте таблицу, определив по этой формуле 14 значений а
n |
3 |
4 |
… |
16 |
a |
… |
… |
… |
… |
3.1.5. Составьте в письменной форме план эксперимента по исследованию бесприоритетного (факультативного) шифратора 7х3 на базе логических микросхем: разработайте в соответствии с (3.2) его принципиальную схему, подберите соответствующую элементную базу (см. приложения), выберите расположение компонентов на стенде. Разметьте схему как описано в разделе «Подготовка к выполнению лабораторной работы».
3.1.6. Перенесите в отчет таблицу функционирования этого шифратора. Дополните таблицу снизу, проанализировав значения A2, A1, A0 и А10 при трех различных комбинациях двух или нескольких совместных перекрывающихся и неперекрывающихся входных воздействий (например, указанных в п. 2.2,А). Подготовьте объяснение этих результатов. Данная таблица входит в план первого эксперимента работы.
Рис. 3.4
3.1.7. Перенесите в отчет принципиальную схему, приведенную на рис. 3.3, в дробной маркировке проводов в жгуте указывайте только числители. Под схемой оставьте место для ее дополнения примерно десятью инверторами.
3.1.8. По конспекту лекций и справочникам (например, /5-9/) изучите функциональные возможности шифраторов, выпускаемых в интегральном исполнении, т.е. в виде готовых микросхем. Занесите в отчет УГО микросхемы ИВ1 и ее таблицу истинности. Объясните с помощью таблицы назначение выводов 5, 14, 15 микросхемы.
3.1.9. Перенесите в отчет принципиальную схему, приведенную на рис. 3.4, изменив размещение сигналов на выходах ИВ1 и логики так, чтобы старшие разряды (А3, А2) располагались над младшими. По аналогии с п. 3.1.5, 3.1.6 составьте на основе этой схемы план эксперимента (таблицу) по исследованию приоритетного шифратора 16х4 на двух микросхемах ИВ1. Состав таблицы: номера входа или входов, состояние выходов G каждого шифратора и схемы в целом, выходные коды и их десятичные эквиваленты для дальнейшей экспериментальной проверки. Для исследования выберите 4 входа младшего шифратора и 3 входа старшего (отметьте их на схеме). В таблицу включите опыты с подачей активного уровня на один из входов каждого шифратора, затем 3 опыта с одновременной подачей двух или более сигналов на младший шифратор, 3 – на старший и 4 опыта с одновременной подачей двух сигналов на разные ИВ1.