9.6. Полупроводниковые запоминающие устройства

9.6.1. ОПЕРАТИВНЫЕ ЗАПОМИНАЮЩИЕ УСТРОЙСТВА (ОЗУ)

ОЗУ представляет собой запоминающее устройство, в котором при подаче адреса какого-либо слова может производиться запоминание или считывание информации по этому адресу (с произвольным доступом). Из технологических соображений отдельные ячейки памяти располагаются не по одной линии, а как бы образуют квадратную матрицу (рис. 9.38). При обращении к определенной ячейке памяти на соответствующие горизонтальную и вертикальную шины подается логическая единица. С этой целью заданный вектор адреса А = (а₀ ... а_n) следует декодировать соответствующим образом. Для этого служат дешифраторы столбцов и строк, которые представляют собой обычные дешифраторы «один из n».

Помимо адресных входов в ОЗУ имеется один информационный вход D_вх, информационный выход D_вых, вход разрешения записи WE (Write Enable) и вход выбора микросхемы CS (Chip Select), называемый иногда входом доступа к микросхеме СЕ (Chip Enable). Последний вход служит для организации мультиплексной работы нескольких микросхем ОЗУ, передающих информацию на общую шину данных (BUS-System). Если CS = 0, то информационный выход D_вых переходит в высокоомное состояние и не влияет на передачу информации по шине данных. Для того чтобы осуществить такое подключение, информационный выход должен быть выполнен в виде либо элемента с открытым коллектором, либо трехстабильного элемента.

При разрешении записи (WE = 1) выходной элемент также переводится в высокоомное состояние с помощью соответствующей логической связи. Этим достигается возможность соединения выводов D_вх и D_вых, что позволяет осуществить передачу данных в обоих направлениях (на запись и на считывание) по одному проводу (двунаправленная шина данных).

С помощью еще одного логического элемента запрещается переход схемы в состояние «запись», когда CS = 0. Благодаря этому предотвращается ошибочная запись информации в микросхему, пока она не будет выбрана для занесения информации.

Рис 9.38 Внутреннее строение ОЗУ емкостью 16 бит

На рис. 9.38 отображены все указанные логические связи. Схема подключения каждой ячейки памяти к внутренним шинам d_вх, d_вых и we представлена на рис 9.39.

Рис 9.39 Логическая схема замещения для одной ячейки ОЗУ

Запись информации в ячейку памяти происходит только тогда, когда будет выбран ее адрес и, кроме того, we = 1. Эта логическая связь осуществляется элементом G₅ Содержимое ячейки поступит на выход, если на ее вертикальную и горизонтальную шины выбора адреса подан единичный сигнал, х_i = 1, у_i = 1. Эту связь осуществляет элемент G₆, который имеет выход с открытым коллектором Если задан адрес не этой, а другой ячейки, выходной транзистор заперт. Выходы всех ячеек соединяются между собой, реализуя функцию «монтажное И», и через показанный на рис 9.38 трехстабильный элемент подключаются к выходу D_вых.

Для того чтобы в одной микросхеме разместить наибольшее число ячеек, каждую из них следует реализовать как можно более простым способом. Как правило, они состоят из нескольких транзисторов. В простейшем случае можно, однако, убрать триггер, заменив его одним конденсатором. В такой динамической ячейке информация может сохраняться только в течение ограниченного времени. Поэтому необходимо ее обновлять (регенерировать). Как правило, для этого необходимо один раз каждые 2 мс активизировать все вертикальные координатные шины.

Одна общая особенность всех полупроводниковых ОЗУ состоит в том, что при отключении питания теряется записанная в них информация. Поэтому в отличие от ЗУ, использующих принципы ферромагнетизма, они называются также энергозависимыми ОЗУ.