9.5. Интегральные триггеры

Помимо логических элементов, реализующих основные логические функции, большое значение в качестве базовых элементов цифровой техники имеют различные триггерные схемы, работа которых будет описана также с помощью основных логических функций. Это дает возможность понять принцип их действия независимо от используемой в каждом случае схемной реализации.

9.5.1. Основная схема

Триггер можно получить, охватив, как показано на рис. 9.24, два логических элемента ИЛИ-НЕ обратными связями.

Рис. 9.24 RS-триггер на элементах ИЛИ-НЕ

Он имеет два выходных сигнала: Q и Q, инверсные друг другу, и два входных: S (установка - Set) и R (сброс-Reset).

Если входные сигналы взаимоинверсны, причем S = 1 и R = 0, то

Следовательно, оба выходных сигнала действительно находятся в инверсных друг другу состояниях. При R = 1 и S = 0 можно получить обратные значения выходных сигналов триггера. Если R = S = 0, состояние выходных сигналов сохраняется Поэтому RS-триггер можно использовать для запоминания информации. При R = = S = 1 оба выходных сигнала равны нулю; однако в этом случае состояние выходных сигналов триггера не будет определено, если в какой-либо момент оба входных сигнала одновременно станут равными нулю Поэтому комбинация входных сигналов R = S = 1, как правило, является запрещенной. Все возможные состояния триггера отображены в таблице переключении 9.13. Мы уже ознакомились с этой таблицей, изучая транзисторную схему на рис. 8 8.

Таблица 9.13

Таблица переключении RS-триггера

Рис 9.25 .RS-триггер на элементах И-НЕ

В разд. 9.2 было отмечено, что логическое тождество не изменяется, если все переменные инвертировагь, а операции (+) и (•) поменять местами. Используя это правило, можно получить .RS-триггер, построенный на элементах И-НЕ (рис. 9.25), с таблицей переключении 9.13. Следует, однако, обратить внимание на то, что в качестве входных сигналов используются переменные R и S. Так как мы часто будем рассматривать RS-триггер на элементах И-НЕ, для входных переменных R и S представлена еще одна таблица переключении 9.14.

Таблица 9.14

Таблица переключении RS-триггера на элементах И-НЕ

Статический синхронный rs-триггер

Часто необходим такой триггер, который реагировал бы на входные сигналы только в определенные моменты времени. Эти моменты задаются с помощью дополнительного входного сигнала синхронизации С. На рис. 9.26 показан такой статический синхронный .R.S-триггер. При С = 0 сигналы R = S = 1. В этом случае триггер запоминает предыдущее состояние. При С = 1

Рис 9.26 Статический синхронный RS- триггер

и эта схема ведет себя как обычный RS-триггер.

Статический синхронный d-триггер

Рассмотрим далее, как с помощью триггера, изображенного на рис. 9.26, можно запомнить значение логической переменной D. Ранее было показано, что Q = S, если входные сигналы инверсны друг другу и С = 1. Следовательно, для того чтобы запомнить значение переменной D, нужно лишь положить S = D и R = D. Для этого на рис. 9.27 используется инвертор G₅. В выполненной таким образом ячейке памяти во время такта С = 1 устанавливается Q = D. Если С = 0, то запоминается полученное состояние триггера. Характерная особенность запоминающей ячейки состоит в том, что она имеет только один информационный вход D. Эти схемы называются обычно D-триггерами.

Легко заметить, что элемент G₄ на рис. 9.27 при С = 1 работает как инвертор для переменной D. Поэтому можно исключить инвертор G₅ и получить при этом упрощенную схему запоминающей ячейки, представленную на рис. 9.28.

Рис. 9.27 Статический синхронный D-триггер.

Рис 9.28 Упрощенная схема ячейки запоминающего устройства