Схемы ттл с диодами Шоттки

Как было показано в гл. 8, скорость переключения транзистора ограничивается

в основном временем рассасывания накопленных зарядов. Для повышения максимальной частоты переключений необходимо предотвратить насыщение транзистора. Благодаря этому накопление заряда исключается.

Один из способов устранения насыщения состоит в том, что параллельно переходу коллектор-база транзистора включается диод Шоттки (рис. 9.11).

Рис 9.11 Транзистор с диодом Шоттки, устраняющим его насыщение, и соответствующее схемное обозначение

В случае открытого транзистора он из-за действия отрицательной обратной связи по напряжению препятствует снижению напряжения между коллектором и эмиттером ниже уровня, равного приблизительно 0,3 В. Эта структура используется в схемах ТТЛ с диодами Шоттки. Благодаря ей время задержки распространения сигнала уменьшается почти в три раза.

9.4.4. ИНТЕГРАЛЬНАЯ ИНЖЕКЦИОННАЯ ЛОГИКА (И²Л)

Интегральная инжекционная логика является новым направлением, которому принадлежит большая роль в процессе миниатюризации цифровых приборов. Малая площадь, занимаемая одним элементом, и незначительное потребление им энергии позволяют объединить множество таких элементов в схему с высокой степенью интеграции. В качестве основного базового элемента используется элемент И-НЕ, изображенный на рис. 9.12. Он очень похож на элемент ДТЛ, представленный на рис. 9.8. Здесь базовый ток выходного транзистора протекает не через резистор, а через р-n-р-транзистор, который работает в режиме источника постоянного тока. Такая комбинация р-n-р- и n-р-n-транзисторов, реализуемая с помощью специального технологического процесса, занимает на кристалле очень малую площадь.

Рис 9.12 Элемент И-НЕ типа И²Л

Инжектируемый ток I_i может изменяться в широких пределах применительно к различным потребностям. Чем больше его величина, тем меньше время задержки распространения сигнала

Рис 9.13 Зависимость между временем задержки и инжектируемым током

На рис. 9.13 приведен график зависимости между временем задержки и инжектируемым током, соответствующей сегодняшнему уровню развития техники.

9.4.5. ЭМИТТЕРНО-СВЯЗАННАЯ ЛОГИКА (ЭСЛ)

В дифференциальном усилителе, изображенном на рис. 4.34, ток I_k переключается с одного транзистора на другой при разности входных напряжений около + 100 мВ. Следовательно, этот усилитель может находиться в двух различных состояниях, а именно I_C = I_k или I_C = 0. Поэтому его называют также переключателем тока. Если выбрать низкоомные параметры схемы таким образом, чтобы изменение напряжения на коллекторном сопротивлении было достаточно мало, можно предотвратить насыщение открытого транзистора.

Рис 9.14 Элемент ИЛИ-ИЛИ-НЕ типа ЭСЛ

На рис. 9.14 показан типичный логический элемент ЭСЛ Транзисторы T₂ и T₃ составляют дифференциальный усилитель. На базу транзистора T₃ со средней точки делителя напряжения подается постоянное напряжение Vопорн. Если все входные напряжения имеют низкий уровень, транзисторы T₁ и T₂ закрыты. В этом случае эмиттерный ток, проходя по транзистору T₃, вызывает падение напряжения на резисторе R₂. Выходное напряжение U_a1 находится при этом на низком уровне, а U_a2-на высоком Если хотя бы одно входное напряжение будет иметь высокий уровень, состояние выходных транзисторов поменяется. Следовательно, по позитивной логике здесь реализуется для выхода U_a1 функция ИЛИ, а для выхода V_a2- функция ИЛИ-НЕ.

Рассмотрим соотношение потенциалов в данной схеме Если транзистор T₃ заперт, падение напряжения на сопротивлении R₂, которое определяется только током базы транзистора T₅ мало и составляет около 0,2 В В этом случае потенциал эмиттера транзистора T₅ равен - 0,9 В, что является высоким уровнем выходного напряжения

Если это напряжение приложено, например, к базе транзистора T₂, то потенциал его эмиттера составит

Для того чтобы транзистор T₂ не перешел в состояние насыщения, напряжение между его коллектором и эмиттером не должно быть ниже 0,6 В. Поэтому минимальный потенциал его коллектора составит

При этом выходной потенциал на эмиттере T₄ имеет низкий уровень, равный - 1,7 В. Потенциал Vопорн следует выбрать таким, чтобы входные транзисторы были надежно открыты при входном напряжении U_H = — 0,9 В и надежно заперты при входном напряжении u_l = - 1,7 В. Это условие выполняется лучше всего, когда значение Vопорн лежит посередине между u_h и u_l, т.е. составляет около — 1,3 В В противоположность всем рассмотренным ранее схемам входное напряжение в состоянии логической единицы не может значительно превосходить U_H, так как в противном случае транзистор T₂ перейдет в состояние насыщения.

Как видно из вышеизложенного, напряжение питания не учитывается при расчете потенциалов. Если бы отрицательный полюс источника питания был подключен к общей точке схемы, то значения всех потенциалов следовало бы отсчитывать от отрицательного полюса. Это было бы неудобно, так как разность потенциалов очень мала по сравнению с напряжением питания.

Схемы ЭСЛ обладают наименьшими значениями времени переключения по сравнению со всеми типами логических элементов. Эти значения лежат в области нескольких наносекунд и составляют в ряде случаев менее одной наносекунды. Несмотря на малые значения времени переключения, импульсные помехи в цепях питания незначительны, так как потребление тока в этой схеме не изменяется при ее переключении.

9.4.6. n-КАНАЛЬНАЯ МОП-ЛОГИКА

n-МОП-элемент ИЛИ-НЕ (рис. 9.15) очень похож на элемент ИЛИ-НЕ РТЛ, изображенный на рис. 9.7.

Рис 9.15 Элемент ИЛИ-НЕ типа n-МОП (обычная схема)

При этом по технологическим соображениям вместо омического сопротивления нагрузки используется МОП-транзистор, который, как и входные транзисторы, является нормально-запертым. Для того чтобы он открылся, нужно подать на его затвор высокое напряжение V_GG. Следовательно, выходное напряжение в состоянии логической единицы будет равно потенциалу стока V_DD только тогда, когда вспомогательный потенциал v_gg превысит значение V_DD минимум на величину порогового напряжения. Кроме того, часто необходимо иметь отрицательное напряжение на подложке V_BB, чтобы надежно запереть входные транзисторы. Типичные значения этих трех напряжений питания составляют V_DD = 5 В, V_GG = 12 В, V_BB = - 5 В.

Входной ток МОП-транзисторов очень мал Поэтому сопротивление нагрузки в этом случае выбирается более высокоомным по сравнению с элементами РТЛ, но, несмотря на это, коэффициент разветвления по выходу весьма высок. Его верхняя граница в основном определяется требуемым временем переключения, так как паразитные емкости заряжаются тем медленнее, чем меньше ток стока.

Как видно из рис 9.15, транзистор T₃ работает в качестве истокового повторителя. При этом его внутреннее сопротивление r_i принимает значение 1/S. Для того чтобы получить требуемое высокоомное сопротивление, крутизну этого транзистора выбирают значительно меньшей, чем у входных транзисторов.

Можно значительно расширить возможности этой схемы, если использовать транзистор T₃ в качестве источника постоянного тока. Когда для этого применяется также n-канальный МОП-транзистор, то, как было указано в разд. 5.5, требуется транзистор нормально-открытого типа. Однако входные транзисторы всегда являются нормально-запертыми, поскольку в противном случае управляющее напряжение должно быть отрицательным, хотя выходное напряжение всегда положительно. Следовательно, прямая связь таких логических элементов была бы невозможна.

С помощью имплантации ионов достигается размещение нормально-запертых и нормально-открытых МОП-транзисторов на одном кристалле Преимущество полученных с помощью этой технологии схем с «обедненной нагрузкой» (тес транзистором нагрузки, работающим в режиме обедненного канала) состоит в том, что устраняются оба вспомогательных напряжения питания V_GG и V_BB (рис 9 16). Кроме того, потребление тока почти не зависит от напряжения питания

Рис 9.16 Элемент ИЛИ-НЕ типа n-МОП (схема с нагрузкой в виде транзистора в режиме обеднения канала)