Простой пример реализации цифрового фильтра
В качестве примера рассмотрим фильтр верхних частот первого порядка. Его частота среза должна составлять 100 Гц, ширина полосы входного сигнала 3,4 кГц. Выберем fa=10кГц, т.е. a = 100. Из выражения
Для того чтобы можно было оперировать в двоичной системе, преобразуем С'о в двоичную дробь:
Это число близко к 2-4 = 0,0625. Можно значительно уменьшить затраты на вычисление произведения С`0у, если С'о будет точно равняться целочисленной степени двух, в рассматриваемом случае Со = 2-4. Тогда умножение выполняется просто сдвигом у на четыре двоичных разряда.
Из анализа формул (22.25) можно заключить, что поставленное условие может быть выполнено путем незначительного изменения нормировочного коэффициента l, т.е. изменением a; из выражения Со =— 1 + 2-4 следует
Это означает, что при частоте выборки 10 кГц частота среза /„ возрастает со 100 до 102,6 Гц. Коэффициенту d0 также придаем приближенное значение
Так как этот параметр влияет только на коэффициент усиления, для дальнейшего упрощения схемы будем считать его равным — 1, т.е. коэффициент усиления на высоких частотах стремится к значению (1+l)/l=1,0323. После этих упрощений получаем блок-схему, приведенную на рис. 22,14, с цифровой передаточной характеристикой
Схемотехническая реализация с 4-разрядным входным кодом показана на рис. 22.15. Для того, чтобы иметь возможность оперировать и с положительными, и с отрицательными числами, используется предложенное в разд. 19.5.6 двоичное дополнительное представление. Старший разряд, таким образом, является знаковым. Поскольку умножение можно выполнять посредством сдвига, необходимы еще только суммирующие схемы. Для этого воспользуемся 4-разрядным арифметикологическим устройством типа Am 25LS2517. Оно может служить вычитателем, если на управляющие входы поданы соответствующие сигналы. Таким образом, образование двоичного дополнительного кода для коэффициентов D0 = —1 и — С0 = 1 — 2 -4 может быть перенесено в сумматор. При помощи ИС 8 и ИС 9 образуется выражение
Рис. 22.14. Цифровой фильтр верхних частот первого порядка.
Рис., 2245. Схема цифрового фильтра верхних частот.
Умножение у на 2 -4 достигается тем, что у сдвигается на четыре разряда в вычитателе. При этом длина слова увеличивается с 4 до 8 бит.
Знаковый разряд y должен быть у всех независимых разрядов, для того чтобы умножение у на 2-4 осуществлялось правильно а для положительных, и для отрицательных значений у. Это иллюстрируется следующим числовым примером:
Решающий блок ИС 2 соответствует первому сумматору на рис. 22.14, а ИС 5-второму. Задержка на длительность такта обеспечивается с помощью ИС 3 и 4, которые содержат по четыре D-триггера, срабатывающих по фронту импульса. Триггеры в ИС 1 служат для синхронизации входного сигнала.
Логические элементы ИСКЛЮЧАЮЩЕЕ ИЛИ в ИС 6 и ИС 7 служат для защиты от перегрузки. Как было показано в разд. 19.5.6, при превышении диапазона положительных чисел происходит скачок с + 127 до — 128, так как старший разряд является знаковым. Из-за нежелательной перемены знака при перегрузке фильтр может стать нестабильным и при известных обстоятельствах больше уже не возвращается в нормальный режим работы. Такой эффект в точности соответствует «захлопыванию», известному и в аналоговых схемах. Этого можно избежать, если, например, на выходе сумматора при положительной перегрузке число равняется + 127, а при отрицательной — 128. Однако при этом необходимо раздельно декодировать положительное и отрицательное переполнения.
Той же цели можно достичь, если при перегрузке выходные коды инвертируются. В этом случае характеристика имеет вид, показанный на рис. 22.16. Для ее получения с помощью логических элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, подсоединенных, как показано на рис. 22.15, к выходам fi коммутируется тот вычислительный блок, в котором возникает перегрузка. При этом происходит инверсия, когда OV=1. Вычислительные блоки Am 25LS2517 по сравнению со стандартными блоками SN 74181 имеют то преимущество, что в них формируется сигнал переполнения OV.
Способ действия фильтра хорошо иллюстрируется осциллограммой реакции на импульс, приведенной на рис. 22.17.
Рис. 22.16- Выходная характеристика решающего блока при перегрузке.
а- без ограничивающего логического устройства;
6- с ограничивающим логическим устройством.
Рис. 22.17. Переходная характеристика цифрового фильтра, представленного на рис. 22.15.