21.6. Модульное построение микро-эвм

Ядром микро-ЭВМ являются ЦПЭ, т.е. микропроцессор, а также памяти программ и данных. В зависимости от назначения добавляется также ряд периферийных адаптеров, обеспечивающих внешние связи. Ниже рассмотрены вопросы аппаратной реализации, важной для построения систем из блоков, допускающих модульное наращивание.

21.6.1. ПЛАТА ЦПЭ

На рис. 21.12 изображен корпус с выводами микропроцессора типа МС 6802. Все его входы и выходы совместимы с ТТЛ-схемами. Назначение большинства выводов перечислено ниже и более подробно будет рассмотрено в последующих разделах.

R/W Read/Write, тристабильное переключение «запись-считывание».

VMA Valid Memory Address. Высокий уровень показывает, что выдан действительный адрес.

ВА Bus Available. Высокий уровень на этом выходе показывает, что микропроцессор находится в состоянии останова (HALT) или ожидания (WAIT), а тристабильные выходы - в отключенном состоянии, характеризующемся высоким выходным сопротивлением.

Е Enable (Ф₂). Выдача тактовых импульсов системы.

ЕХ tal Вход для внешних тактовых импульсов. Для входа Е частота тактовых импульсов системы в 4 раза меньше частоты приложенных сигналов.

Х tal Служит вместе со входом EX tal для подключения внешнего кварцевого резонатора к внутреннему тактовому генератору.

HLT Останов. Появление низкого уровня останавливает процессор. Все тристабильные выходы находятся в отключенном состоянии. Кроме того, ВА = 1 и VМА = 0.

MR Memory Ready. Низкий уровень блокирует тактовые импульсы и переводит переменную Е в единичное состояние. При этом становится возможным обмен данными с медленной памятью. Максимальное гарантируется время ожидания составляет в этом случае 10 мкс.

IRQ

MNI Входы прерываний.

RES

RE RAM-Enable. Низкий уровень подключает внутреннее ОЗУ.

Как было показано на рис, 21.1, выводы шины данных микро-ЭВМ соединены параллельно с выводами ЦПЭ, запоминающих и периферийных устройств. Такая структура называется магистральной или шинной (BUS). Ясно, что данные всегда необходимо передать на шину только для одного абонента. Для выбора этого абонента служит шина адреса. По шине управления передаются дополнительные сигналы для задания направления передачи данных и синхронизации.

К выходу микропроцессора можно подключить до 10 входов МОП-схем или 5 входов маломощных схем с диодами Шоттки. В связи с этим для создания сложных систем ко всем выходам необходимо подключить буферные усилители. На рис. 21.13 показано, как они подключаются к микропроцессору. Для двунаправленной шины данных необходимо использовать двунаправленные буферные усилители. Эти усилители соединяют параллельно и встречно, причем они имеют выходы с тремя состояниями, которые подключаются попеременно с помощью переключателя направления DIR. Для переключения используется сигнал R/W микропроцессора. Вывод выбора кристалла буферного усилителя CS (Chip-Select) соединен с выходом ВА микропроцессора. Благодаря этому шина данных отключается, если микропроцессор остановлен. Такой режим работы необходим для прямого доступа к памяти. Для этой цели к шине данных и выходу R/W тоже подключен буферный усилитель, имеющий выход с тремя состояниями. В микропроцессорной технике наиболее применимы следующие типы буферных усилителей, имеющих выход с тремя состояниями

Рис. 21.12. Выводы микропроцессора типа МС 6802.

и выполненных на базе маломощных ТТЛ-схем с диодами Шоттки:

Установка в исходное состояние

Во многих случаях требуется, чтобы при включении напряжения питания автоматически происходил сброс.Для этой цели служит RC-цепь на входе RES,соединенная с двумя инверторами (рис. 21.13). Из рис. 21.14, на котором изображена кривая изменения напряжения, видно, что в интервале времени 70-110мс после включения производится сброс. Когда сигнал сброса исчезает, напряжение питания достигает значения, соответствующего номинальному режиму микропроцессора.

Рис. 21.13. Подключение микропроцессора МС 6802 к шинам адреса, данных и управления.

Рис. 21.14. Временная диаграмма напряжения питания и напряжения сброса при включении.

Рис. 21.15. Формирование сигнала сброса без помехи при включении.

Сразу после включения сигнал сброса нарастает вместе с напряжением питания, т.е. вентиль закрыт вследствие низкого напряжения питания. Такое возрастание напряжения может помешать работе схемы. Особенно это проявляется в тех случаях, когда система содержит ОЗУ, выполненное по КМОП-технологии и эксплуатируемое как микромощная память с резервным источником питания. Как мы увидим позже, при этом сигнал сброса должен быть равен нулю до тех пор, пока микро-ЭВМ не восстановит полностью свою работоспособность, поскольку в противном случае может произойти потеря данных. Это условие может быть выполнено, например, с помощью схемы сброса, приведенной на рис. 21.15. Нормально-замкнутый контакт r реле R блокирует сигнал сброса RES путем подачи нулевого потенциала, пока напряжение питания V⁺ не превысит значения, равного 4,75 В. При этом RS-триггеры G_1,G₂ служат для демпфирования контактов реле в соответствии с методом, описанным в разд. 20.6.1.

На рис. 21.6 было показано, что в области памяти, начиная с ячеек FFF8 до FFFF, записываются начальные адреса прерывающих программ. Если в этой области располагается ОЗУ, то туда можно загружать адреса, например программы монитора. Но в начале программы монитора должен быть установлен адрес точки повторного пуска FFFE/FFFF. На рис. 21.16 показана возможность извлечения содержимого обеих ячеек памяти, расположенных в области ОЗУ, и замены их переключателем.

Если микропроцессор выдает адреса FFFE и FFFF, а также сигнал считывания, то провод VМА через открытый коллектор элемента G₂ соединяется с нулем. Для этого необходимо на плате ЦПЭ в качестве формирователя провода VМА использовать элемент с открытым коллектором (рис. 21.13). Поскольку VМА = 0, то адресация производится не к памяти, т.е. не к содержимому ячейки FFFE и FFFF. Вместо этого состояние переключателя подается через буферный усилитель с тремя состояниями на шину данных, а именно:

старший байт по адресу FFFE (а₀ = 0), а младший байт по адресу FFFF (а₀ = 1). Если использовать совокупность переключателей, формирующих двоичный код, то можно задавать адрес повторного пуска непосредственно в шестнадцатеричном коде.

Рис. 21.16. Схема повторного пуска с регулируемым начальным адресом.

21.6.2. ПЛАТА ОЗУ

В табл. 21.12 перечислены характеристики ОЗУ, которые являются наиболее подходящими для работы с микро-ЭВМ. При этом мы ограничились рассмотрением только статических ОЗУ, требующих меньших аппаратурных затрат. Основные преимущества динамических ОЗУ проявляются только в системах с очень большим объемом памяти, поскольку регенерация данных требует дополнительных затрат и сокращает скорость вычислений.

При соединении ОЗУ с модульно-расширяемой микро-ЭВМ необходимо принимать во внимание следующие соображения, которые поясним с помощью рис. 21.17. На этом рисунке изображен блок памяти емкостью 4 Кбайт. Если использовать, например, ОЗУ с организацией 4Кх1бит, то к каждой линии данных можно подключить от одного до восьми ОЗУ. Для повышения нагрузочной способности по выходу они, как и микропроцессор, должны подсоединяться к шине через двунаправленный формирователь данных. Последний позволяет изменять направление передачи информации. В режиме чтения, когда R = 1, формирователь данных включается в направлении передачи данных на шину.

Выбор ячейки ОЗУ, имеющего объем памяти 4 К, производится с помощью разрядов a_о-а₁₁ адреса, которые через отдельные формирователи соединены с линиями шины адреса. С помощью 16-разрядной шины адреса можно адресовать объем памяти до 2¹⁶ = 64 К слов. Следовательно, если разделить ОЗУ на зоны объемом 4 К, то количество таких зон будет равно 16. Переключение зон требует дополнительной дешифрации адреса. Для этой цели каждая плата имеет схему сравнения, к которой подключены старшие четыре разряда шины адреса. Они сравниваются с установленным вручную числом Z, которое равно одному из значений от 0 до 15 и может непосредственно интерпретироваться как номер платы. При этом получается следующее распределение памяти (все числа в шестнадцатеричном коде):

Схема сравнения только тогда выдает сигнал равенства BS = 0 (Board Select), когда соответствующий адрес равен адресу заданной зоны. Кроме того, необходимо обеспечить использование соседних адресов. Это случай, когда VMAE = 1. Для выполнения этого соотношения можно, как показано на рис. 21.17, использовать два свободных разряда схемы сравнения, тогда как в соседних выводах установлена единица. С появлением сигнала выбора платы подключаются соответствующие интегральные схемы запоминающего устройства и формирователь данных.

Благодаря логической схеме ИЛИ сигнал R/W в линии R/W можно задержать в положении «Считывание». Это дает возможность предохранить зону памяти от непреднамеренной перезаписи, например при отладке новой программы.

При выборе запоминающего устройства важную роль играет время выборки, величина которого существенно влияет на стоимость. На рис. 21.18 приведена временная диаграмма выходного сигнала микропроцессора 6802 в режиме считывания. При определении временных соотношений принято, что частота тактовых импульсов Е системы равна 1 МГц. Микропроцессор считывает получаемые из ОЗУ данные по отрицательному фронту тактового импульса Е. Для этого данные должны быть установлены за 150 нс перед появлением отрицательного фронта. Указанный момент времени обозначен на рис. 21.18. Исходя из этого и учитывая время задержки выходного сигнала микропроцессора, можно определить максимальное время надежной выборки данных из ОЗУ. Адреса устанавливаются в течение 320 нс после окончания отрицательного фронта тактового импульса Е. Сигнал выбора кристалла появляется через 500 нс после окончания отрицательного фронта тактового импульса E, так как он определяется сигналом VМА Е. Поэтому ОЗУ должно установить данные не позднее чем через 530 нс после установления адреса и через 350 нс после подачи сигнала выбора кристалла. Второе условие в большинстве случаев выполняется просто, поскольку время выбора кристалла многих ОЗУ значительно меньше времени выборки адреса.