
- •У. Титце к. Шенк
- •4.7.1. Основная схема
- •5. Полевые транзисторы
- •9.5.1. Основная схема
- •10. Оптоэлектронные приборы
- •11. Линейные и нелинейные аналоговые вычислительные схемы
- •12. Управляемые источники и схемы преобразования полного сопротивления
- •15. Усилители мощности
- •15.4. Комплементарный эмиттерный повторитель по схеме дарлингтона
- •16. Источники питания
- •17. Аналоговые коммутаторы и компараторы
- •18. Генераторы сигналов
- •18.4. Генераторы сигналов специальной формы (функциональные генераторы)
- •19. Комбинационные логические схемы
- •20. Интегральные схемы со структурами последовательностного типа
- •20.4.1. Основная схема
- •21. Микро-эвм
- •22.2.1. Описание во временной области
- •22.2.2. Описание в частотной области
- •25. Измерительные схемы
- •26. Электронные регуляторы
- •Часть I.
- •1. Пояснение применяемых величин
- •Значения времени установления фильтра нижних частот
- •2.1.3. Длительность фронта импульса и частота среза филыра
- •2.2. Фильтр верхних частот
- •Выражение для частоты среза совпадает с соответствующим выражением для фильтра нижних частот:
- •Фильтр верхних частот как элемент rc-связи
- •Фильтр верхних частот как дифференцирующее звено
- •Последовательное соединение нескольких фильтров верхних частот
- •2.3. Компенсированный делитель напряжения
- •2.4. Пассивный полосовой rc-фильтр
- •2.5. Мост вина-робинсона
- •2.6. Двойной т-образный фильтр
- •2.7. Колебательный контур
- •3. Диоды
- •3.1. Характеристики и параметры
- •Динамический режим
- •3.2. Стабилитроны
- •3.3. Варикапы
- •4. Транзистор и схемы на его основе
- •4.1. Характеристики и параметры в режиме малых сигналов
- •4.2. Схема с общим эмиттером
- •4.2.1. Принцип работы
- •Входное и выходное сопротивления
- •4.2.2. Нелинейные искажения
- •4.2.3. Схема с общим эмиттером и отрицательной обратной связью по току
- •Расчет входного сопротивления
- •4.2.4. Отрицательная обратная связь по напряжению
- •4.2.5. Установка рабочей точки
- •Установка рабочей точки с помощью базового тока
- •Установка рабочей точки с помощью отрицательной обратной связи по току
- •4.3. Схема с общей базой
- •4.4. Схема с общим коллектором, эмиттерный повторитель
- •4.5. Транзистор как источник стабильного тока
- •4.5.1. Основная схема
- •4.5.2. Биполярный источник питания
- •4.5.3. Схема «токового зеркала»
- •Тогда получим
- •4.6. Схема дарлингтона
- •Комплементарная схема Дарлингтона
- •4.7. Дифференциальные усилители
- •4.7.1. Основная схема
- •4.7.2. Режим большого сигнала
- •4.7.3. Дифференциальный усилитель с отрицательной обратной связью по току
- •4.7.4. Напряжение разбаланса
- •Дрейф напряжения разбаланса
- •4.8. Измерение некоторых параметров при малом сигнале
- •4.9. Шумы транзистора
- •4.10. Предельные параметры
- •Ряд I (слева направо) то 18, то 5, то 66, то 3; ряд II: транзисторы соответствующей мощности в пластмассовых корпусах
- •5. Полевые транзисторы
- •5.1. Классификация
- •5.2. Характеристики и параметры малых сигналов
- •5.3. Предельные электрические параметры
- •5.4. Основные схемы включения
- •5.4.1. Схема с общим истоком
- •5.4.2. Схема с общим затвором
- •5.4.3. Схема с общим стоком, истоковый повторитель
- •5.5. Полевой транзистор как стабилизатор тока
- •5.6. Дифференциальный усилитель на полевых транзисторах
- •Дрейф рабочей точки
- •5.7. Полевой транзистор в качестве управляемого сопротивления
- •6. Операционный усилитель
- •6.1. Свойства операционного усилителя
- •Входное сопротивление
- •6.2. Принцип отрицательной обратной связи
- •6.3. Неинвертирующий усилитель
- •Входное сопротивление
- •Выходное сопротивление
- •6.4. Инвертирующий усилитель
- •7. Внутренняя структура операционных усилителей
- •7.1. Основные положения
- •7.2. Простейшие схемы операционных усилителей
- •Операционные усилители на полевых транзисторах
- •7.4. Коррекция частотной характеристики
- •7.4.1. Основные положения
- •7.4.2. Полная частотная коррекция
- •Схемная реализация
- •7.4.3. Подстраиваемая частотная коррекция
- •7.4.4. Скорость нарастания
- •Повышение максимального значения скорости нарастания
- •7.4.5. Компенсация емкостной нагрузки
- •7.5. Измерение параметров операционных усилителей
- •Измерение входного тока покоя
- •8. Простейшие переключающие схемы
- •8.1. Транзисторный ключ
- •Динамические свойства
- •8.2. Бистабильные релаксационные схемы
- •8.2.2. Триггер шмитта
- •Триггер Шмитта с эмиттерными связями
- •8.3. Моностабильная релаксационная схема
- •8.4. Нестабильная релаксационная схема
- •9. Базовые логические схемы
- •9.1. Основные логические функции
- •9.2. Составление логических функций
- •9.2.1. Таблица карно
- •9.3. Производные основных логических функций
- •Схемы ттл с диодами Шоттки
- •9.4.7. Комплементарная моп-логика (кмоп)
- •Двунаправленные логические элементы
- •9.4.8. Обзор
- •9.4.9. Специальные схемы выходных каскадов
- •При низком уровне ue выход схемы находится в безразличном состоянии
- •9.5. Интегральные триггеры
- •9.5.1. Основная схема
- •Статический синхронный rs-триггер
- •Статический синхронный d-триггер
- •9.5.2. Триггеры типа m-s (master-slave)
- •9.5.3. Динамический триггер
- •9.6. Полупроводниковые запоминающие устройства
- •Динамические свойства
- •Параметры некоторых распространенных микросхем озу
- •10. Оптоэлектронные приборы
- •10.1. Основные понятия фотометрии
- •10.2. Фоторезистор
- •10.3. Фотодиоды
- •10.4. Фототранзисторы
- •10.5. Светодиоды
- •10.6. Оптроны
- •Часть II. Применения
- •11. Линейные и нелинейные аналоговые вычислительные схемы
- •11.1 Схема суммирования
- •11.2. Схемы вычитания
- •11.3. Биполярное усилительное звено
- •11.4. Схемы интегрирования
- •11.5. Схемы дифференцирования
- •11.6. Решение дифференциальных уравнений
- •11.7. Функциональные преобразователи
- •Решение степенного уравнения вида
- •Применение степенных рядов
- •Дифференциальный усилитель
- •11.8. Аналоговые схемы умножения
- •Генератор треугольного сигнала— разд. 18.4
- •11.9. Преобразование координат
- •12. Управляемые источники и схемы преобразования полного сопротивления
- •12.1. Источники напряжения, управляемые напряжением
- •12.2. Источники напряжения, управляемые током
- •12.3. Источники тока, управляемые напряжением
- •12.4. Источники тока, управляемые током
- •12.5. Преобразователь отрицательного сопротивления (nic)
- •12.6. Гиратор
- •12.7. Циркулятор
- •13. Активные фильтры
- •13.1. Теоретическое описание фильтров нижних частот
- •Фильтр с критическим затуханием: 2-фильтр Бесселя:
- •Фильтр Баттерворта; 4 фильтр Чебышева с неравномерностью 3дБ.
- •13.2. Преобразование нижних частот в верхние
- •13.3. Реализация фильтров нижних и верхних частот первого порядка
- •13.4. Реализация фильтров нижних и верхних частот второго порядка
- •13.5. Реализация фильтров верхних и нижних частот более высокого порядка
- •13.6. Преобразование фильтра нижних частот в полосовой фильтр
- •13.7. Реализация полосовых фильтров второго порядка
- •13.8. Преобразование фильтров нижних частот в заграждающие полосовые фильтры
- •13.9. Реализация заграждающих. Фильтров второго порядка
- •13.10. Фазовый фильтр
- •13.11. Перестраиваемый универсальный фильтр
- •14. Широкополосные усилители
- •14.1. Зависимость коэффициента усиления по току от частоты
- •14.2. Влияние внутренних емкостей транзистора и емкостей монтажа
- •14.3. Каскодная схема
- •14.4. Дифференциальный усилитель как широкополосный усилитель
- •14.5. Симметричный широкополосный усилитель
- •14.6. Широкополосный повторитель напряжения
- •14.7. Широкополосный операционный усилитель
- •15. Усилители мощности
- •15.1. Эмоттерный повторитель как усилитель мощности
- •15.2. Комплементарный эмиттерный повторитель
- •15.3. Схемы ограничения тока
- •15.4. Комплементарный эмиттерный повторитель по схеме дарлингтона
- •15.5. Расчет мощного оконечного каскада
- •15.6. Схемы предварительных усилителей напряжения
- •15.7. Повышение нагрузочной способности интегральных операционных усилителей
- •16. Источники питания
- •16.1. Свойства сетевых трансформаторов
- •16.2 Выпрямители
- •Из соотношения (16.8) определим сначала
- •16.3. Последовательная стабилизация напряжения
- •Ограничение выходного тока
- •Повышение выходного тока стабилизатора
- •Стабилизация отрицательных напряжений
- •16.4. Получение опорного напряжения
- •Полевой транзистор как источник опорного напряжения
- •I кремниевый диод 2 два последовательно включенных кремниевых диода; з светодиод красного свечения;
- •5 Светодиод желтого свечения.
- •16.5. Импульсные регуляторы напряжения
- •Импульсный стабилизатор с повышением напряжения
- •Импульсный стабилизатор с инвертированием напряжения
- •17. Аналоговые коммутаторы и компараторы
- •17.1. Принцип действия
- •17.2. Электронные коммутаторы
- •Параллельный коммутатор
- •Последовательный коммутатор
- •Последовательно-параллельный коммутатор
- •17.3. Аналоговые коммутаторы на базе операционных усилителей
- •17.4. Аналоговые коммутаторы с памятью
- •Аналоговый коммутатор с памятью, выполненный на базе интегратора
- •17.5. Компараторы
- •17.6. Триггер шмитта
- •18. Генераторы сигналов
- •18.2. Кварцевые генераторы
- •18.3. Синусоидальные lс-генераторы
- •18.4. Генераторы сигналов специальной формы (функциональные генераторы)
- •Изменение скважности выходного напряжения
- •18.5. Мультивибраторы
- •Мультивибратор на базе прецизионного триггера Шмитта
- •Для времени, в течение которого транзистор открыт, получим выражение
- •19. Комбинационные логические схемы
- •19.1. Преобразователи кодов
- •Применение дешифраторов для программного управления
- •Преобразование кода «I из п» в двоичный
- •19.2. Мультиплексор и демультиплексор
- •Демультиплексор
- •19.3. Комбинационное устройство сдвига
- •Типы ис
- •19.4. Компараторы
- •Типы ис
- •19.5. Сумматоры
- •Определение переполнения
- •19.6. Умножители
- •19.7. Цифровые функциональные преобразователи
- •20. Интегральные схемы со структурами последовательностного типа
- •20.1. Двоичные счетчики
- •Счетчик с входами прямого и обратного счета
- •Устранение состязаний
- •20.2. Двоично-десятичный счетчик в коде 8421
- •Синхронный двоично-десятичный реверсивный счетчик
- •20.3. Счетчик с предварительной установкой
- •20.4. Регистры сдвига
- •20.4.1. Основная схема
- •20.5. Получение псевдослучайных последовательностей
- •20.6. Первоначальная обработка асинхронного сигнала
- •20.7. Систематический синтез последовательностньк схем
- •Входной мультиплексор
- •21. Микро-эвм
- •21.1. Основная структура микро-эвм
- •21.2. Принцип действия микропроцессора
- •21.3. Набор команд
- •Безусловные переходы
- •Маска прерываний
- •21.4. Отладочные средства
- •Язык ассемблера
- •21.5. Обзор микропроцессоров различного типа
- •21.6. Модульное построение микро-эвм
- •Микромощные запоминающие устройства
- •21.7. Периферийные устройства
- •Адаптер интерфейса периферийных устройств
- •Передача сигналов телетайпа
- •21.8. Минимальные система
- •22. Цифровые фильтры
- •22.1. Теорема о дискретизации (теорема о выборках)
- •Восстановление аналогового сигнала
- •22.2. Цифровая функция передачи фильтра
- •22.2.1. Описание во временной области
- •22.2.2. Описание в частотной области
- •22.3. Билинейное преобразование
- •22.4. Реализация цифровых фильтров
- •Простой пример реализации цифрового фильтра
- •Последовательная обработка сигнала
- •23. Передача данных и индикация
- •23.1. Соединительные линии
- •23.2. Защита данных
- •23.3. Статические цифровые индикаторы
- •23.4. Мультиплексные индикаторы
- •24. Цифро-аналоговые и аналого-цифровые преобразователи
- •24.1. Схемотехнические принципы ца-преобразователей
- •24.2. Построение ца-преобразователей с электронными ключами
- •Дифференциальный усилитель как токовый ключ
- •24.4. Основные принципы ац-преобразования
- •24.5. Точность ац-преобразоватю1ей
- •24.6. Построение ац-преобразователей
- •Компенсационный метод
- •Метод пилообразного напряжения
- •Метод двойного интегрирования
- •Автоматическая корректировка нуля
- •25. Измерительные схемы
- •25.1. Измерение напряжений
- •Увеличение диапазона управляемого напряжения
- •25.2. Измерение тока
- •Величина тока, вытекающего через точку 2, определяется соотношением
- •25.3. Измерительный выпрямитель
- •Двухполупериодный выпрямитель с заземленным выходом
- •Широкополосный Двухполупериодный выпрямитель
- •Измерение «истинного» эффективного значения
- •Термическое преобразование
- •Измерение мгновенных пиковых значений
- •26. Электронные регуляторы
- •26.1. Основные положения
- •26.2. Типы регуляторов
- •26.3. Управление нелинейными объектами
- •26.4. Отслеживающая синхронизация (автоподсгройка)
- •Динамическая характеристика
- •Расчет регулятора
20. Интегральные схемы со структурами последовательностного типа
Последовательностная схема представляет собой автомат для выполнения логических операций, обладающий способностью запоминания отдельных состояний переменных. В отличие от схем комбинационного типа выходные переменные у, зависят не только от входных переменных, но и от текущего состояния Sz устройства. Это состояние описывается вектором Z =(z1,z2,...,zn), значение которого запоминается с помощью п триггеров на длительность такта. Структурная схема последовательностного устройства приведена на рис. 20.1.
Новое состояние автомата S(tr+1)определяется, с одной стороны, предшествующим состоянием S(tr)и, с другой стороны, значениями входных переменных х,. Последовательность состояний может быть представлена с помощью вектора входных состояний X. Можно провести сопоставление с комбинационной схемой: если на ее входы подать предшествующий вектор состояний Z(tr), то на выходе появится новый вектор состояний Z(tr+i). Соответствующее состояние системы должно сохраняться до следующего тактового импульса. Вектор состояний Z(tr+i) при этом может быть передан на выходы триггеров
Рис. 20.1. Общая структурная схема автомата,
лишь при подаче следующего тактового импульса. Отсюда ясно, что нужно использовать триггеры, срабатывающие по фронту.
Существует несколько основных разновидностей последовательностных схем. В одних схемах, например, используются непосредственно переменные состояния. Примером другой разновидности схем являются цепи с одинаковой последовательностью состояний. При этом входные логические сигналы отсутствуют. Оба этих упрощения свойственны счетчикам. Следовательно, последние являются простейшими последовательностными схемами.
Принцип действия счетчиков довольно прост. В последующих разделах будут подробно рассмотрены важнейшие стандартные схемы счетчиков. В разд. 20.7 изложен систематический метод синтеза последовательностных схем, которые могут быть условию использованы для структур различного назначения.
20.1. Двоичные счетчики
До сих пор мы рассматривали применение логических схем для выполнения арифметических операций и кодирования. Другим важнейшим их применением является счет импульсов. В качестве счетчика можно использовать произвольную схему, установив для нее в определенных границах однозначное соответствие между числом поступивших импульсов и состоянием выходных переменных. Так как каждая выходная переменная может принимать лишь два значения, то для n выходных переменных существует 2n возможных состояний. Часто используется лишь часть из них. Вообще соответствие между числом поступивших импульсов и выходным кодом может быть произвольным. Однако в счетчиках целесообразно выбирать такое представление чисел, с которым легко оперировать в дальнейшем. Для простейших схем предпочитают двоичное представление чисел.
Ниже представлена таблица 20.1 соответствия между числом входных импульсов Z и значениями выходных переменных Zi для 4-рязрядного двоичного счетчика. Рассматривая эту таблицу сверху вниз, можно отметить две закономерности:
1. Значение переменной zi изменяется тогда, когда переменная в соседнем младшем разряде z, i переходит из состояния «I» в состояние «О».
2. Значение выходной переменной z, изменяется при поступлении очередного импульса счета в том случае, когда переменные во всех младших разрядах zi-1, ... ..., z0 находятся в состоянии «1».
Эти же выводы можно сделать и при рассмотрении временной диаграммы на рис. 20.2. Первая закономерность указывает на возможность реализации счетчика асинхронного типа, вторая позволяет построить синхронный счетчик.
Иногда необходим счетчик, в котором при поступлении каждого импульса счета выходной код уменьшается на 1. Закон функционирования такого счетчика можно получить из табл. 20.1, читая ее снизу вверх.
Таким образом,
1) значение выходной переменной z, в вычитающем счетчике изменяется, когда переменная в соседнем младшем разряде zi-1 переходит из состояния «О» в состояние «I»;
Рис. 20.2. Временные диаграммы выходных состояний суммирующего счетчика.
2) значение выходной переменной zi в вычитающем счетчике изменяется при поступлении очередного импульса счета в том случае, когда переменные во всех младший разрядах zi-1, ..., zо находятся в состоянии «О».
20.1.1. АСИНХРОННЫЙ (ПОСЛЕДОВАТЕЛЬНЫЙ) СЧЕТЧИК
Асинхронный двоичный счетчик может быть реализован в виде цепочки триггеров (как показано на рис. 20.3), тактовый вход каждого из которых подключен к выходу Q предыдущего триггера. Для получения суммирующего счетчика триггеры должны изменять свое состояние при переходе тактового сигнала из «1» в «О». Следовательно, нужны триггеры, срабатывающие по фронту импульса, например .JK тригеры типа M-S при условии J = К = 1. Разрядность в таких счетчиках можно наращивать. Например, с помощью 10-разрядного двоичного счетчика можно сосчитать 1023 импульса.
Рис. 20.3. Асинхронный (последовательный) счетчик.
Можно использовать триггеры, срабатывающие при переходе тактового сигнала из «О» в «I». Соединив их так, как показано на рис. 20.3, получим вычитающий счетчик- Для получения суммирующего счетчика нужно инвертировать сигналы на тактовых входах. Для этого достаточно просто подключить тактовые входы триггеров к инверсным выходам Q предыдущих триггеров.
Каждый счетчик в то же время является и делителем частоты. Частота на выходе триггера F0 равна половине тактовой частоты. На выходе триггера F1 частота составляет 1/4 входной частоты, на выходе F2-1/8. Это деление частоты хорошо видно на рис. 20.2.
20.1.2. СИНХРОННЫЙ (ПАРАЛЛЕЛЬНЫЙ) СЧЕТЧИК
Характерной чертой асинхронного счетчика является то, что импульсы счета поступают на тактовый вход только первого триггера, а каждый из последующих триггеров управляется выходным сигналом предыдущего. Это приводит к тому, что сигнал на вход последнего триггера приходит лишь тогда, когда все предыдущие триггеры переключились. Изменение каждого из выходных сигналов от z0 до zn происходит с задержкой, равной времени срабатывания триггера. В многоразрядных последовательных счетчиках высокая частота следования импульсов счета может привести к тому, что л-й триггер не успеет переключиться до прихода следующего импульса счета. Поэтому период следования импульсов счета при использовании выходных кодов в процессе вычислений должен быть больше времени распространения сигнала в цепи.
От этих недостатков свободны синхронные (параллельные) счетчики. В отличие от асинхронных счетчиков тактовые импульсы в синхронных счетчиках одновременно подаются на С всех разрядов. Чтобы в каждом такте не переключались все триггеры, для управления процессом переключения используются .логические J-и K-входы, как показано на рис. 20.4.
В соответствии с табл. 20.1 триггер f0 переключается при поступлении каждого тактового импульса. Для этого в триггере fq должно выполняться условие J = К = 1. Триггер F1 при поступлении тактового сигнала переключается только тогда, когда z0 = 1. Это достигается подключением J- и К- входов триггера F1 к выходу z0. Тогда этот триггер сохраняет свое состояние до тех пор, пока z0 = 0, и изменяет его лишь при подаче следующего тактового импульса, когда z0 == 1.
Рис. 20.4. Синхронный (параллельный) счетчик.
Из табл. 20.1 следует, что триггер F2 может переключиться при условии z0 =z1 = 1. Для этого одна пара J- и К-вхо-дов соединена с z0, а другая-с z1. Соответственно у триггера F2 каждая пара J и К -входов подключается к выходам предыдущих триггеров.
При использовании одинаковых триггеров с тремя J- и тремя К- входами в триггерах f0—f2 некоторые J- и К- входы не используются. На эти входы нужно подать логическую «I», чтобы обеспечить надежную работу схемы. При использовании триггеров с одной парой J- и К- входов также можно осуществить наращивание разрядов, применяя в цепях межразрядных связей дополнительные схемы совпадения, на которые поступает информация с выходов предыдущих разрядов.
Очевидно, что наращивание на произвольную длину невозможно из-за отсутствия многовходовых схем И. Поэтому чаще всего используются группы из четырех триггеров (рис. 20.5). Соединение групп производится через выход переноса СE и вход разрешения Е, которым блокируется вся группа.
Выход переноса формируется тогда, когда код группы равен 1111, и все младшие группы также обеспечивают перенос, Для этого в каждой группе должно выполняться условие
Таким образом можно соединять любое число групп счетчиков без использования сложной логики, что иллюстрируется рис. 20.6.
Счетчик с изменяемым направлением счета (реверсивный счетчик)
Синхронный двоичный счетчик с помощью дополнительных ключей легко перестроить для работы в обратном направлении. При этом J и К- входы подключаются вместо прямых выходов Q к инверсным выходам Q. Так как переключение касается только J- и К- входов, а не С- входов, состояние счетчика не изменяется при изменении направления счета. Это большое преимущество по сравнению
Рис. 20.5. Синхронный счетчик с логикой формирования переноса.
Рис. 20.6. Каскадирование синхронных счетных ступеней.
с асинхронными счетчиками. Поэтому в качестве реверсивных счетчиков используются главным образом синхронные устройства. Для переключения можно применять уже рассмотренные ранее логические управляемые ключи, показанные на рис. 19.14. По этому принципу построена схема, представленная на рис. 20.7. При ее проектировании использовались триггеры, в которых новое состояние на выходах формируется при переходе тактового сигнала из «I» в «О».
До тех пор пока на управляющем переключением входе V сохраняется «I», нижние логические элементы И закрыты. Схема работает как синхронный суммирующий двоичный счетчик, подобный показанному на рис, 20.5. При V == О верхние логические элементы И блокируются, и JK-пары подключаются к выходам Q. В этом случае схема работает в режиме вычитающего счетчика. Так как перемена направления счета вызывает изменение подключения J- и К- входов, то схема срабатывает лишь тогда, когда тактовый сигнал равен нулю.
Сигнал переноса в следующую старшую группу может формироваться в двух случаях, а именно, когда в счетчике хранится код 1111 и V = 1 (в режиме суммирования) или когда в счетчике записан код 0000 и V = 0 (режим вычитания). Для сигнала переноса СE можно записать
Этот сигнал поступает, как показано на рис. 20.6, на вход разрешения Е следующей группы разрядов счетчика. .Перенос всегда интерпретируется правильно, так как направление счета, естественно, изменяется одновременно для всех групп.
Если высокая скорость не требуется, отдельные группы счетчика объединяются последовательно, и при этом сигнал переноса служит тактовым сигналом для следующей старшей группы. При этом существует, однако, опасность, что из-за различия во времени задержки на короткое время возникает ложное значение се == 1. Этот импульс помехи поступает на старшую группу. Он может быть блокирован введением коньюнктора
поскольку выбраны JK-триггеры, срабатывающие по отрицательному фронту тактового импульса, то устойчивое состояние счетчика надежно обеспечивается, когда тактовый сигнал равен 1.
Рис. 20.7. Двоичный счетчик с изменяемым направлением счета