Демультиплексор

Иногда возникает задача распределения одного входного сигнала по нескольким различным адресам. Подобная схема, называемая демультиплексором (селектором), показана на рис. 19.18. Сигнал х подается на информационный вход. Схема подключает его именно к тому выходу, номер которого задан адресными сигналами a₀, а₁. Логика выбора адреса здесь та же, что и у мультиплексора, изображенного на рис. 19.13.

Рис. 19.18. Демультиплексор на 4 выхода.

19.3. Комбинационное устройство сдвига

При выполнении многих арифметических действий возникает необходимость сдвига двоичной информации на один или несколько разрядов. Обычно такая операция проводится с помощью последовательно включенных D-триггеров, входы синхронизации которых объединены. Как будет показано в разд. 20.b, в этом случае за каждый такт производится сдвиг на один разряд. Следовательно, недостатком этой схемы является необходимость введения специального программного управления, которое обеспечивало бы первоначальную загрузку информации в регистр, а затем ее сдвиг на требуемое число разрядов.

Эту же операцию можно провести и без такого управляющего устройства с помощью показанной на рис. 19.19 комбинационной схемы, собранной на мультиплексорах. Если адрес А ==0, то Уз = Х₃, у₂ = x₂; и т.д. Если адрес А =. 1, то произойдет изменение в подключении выходов ко входам: Yз = X₂, Y₂ == X₁, y₁ == х₀ и уо = x _-1. Следовательно, на выходе окажется двоичное число X, сдвинутое влево на одни разряд. При этом, как и в обычном регистре сдвига, старший разряд этого числа пропадает. Если имеются мультиплексоры с N-входами, то можно осуществить сдвиг числа на 0, 1, 2 ... (N — 1) разрядов.

Рис. 19.19. Комбинационное устройство сдвига на мультиплексорах.

В примере, представленном на рис. 19.19, N = 4. Для этого случая приведена табл. 19.5, описывающая работу комбинационного устройства сдвига.

Чтобы не допустить потери старшего бита, можно нарастить устройство сдвига, подключив к нему последовательно еще одну такую же схему, как показано на рис. 19.20. В данном примере N = 4; таким образом, здесь можно произвести сдвиг 5-разрядного числа Х без потери информации максимум на три разряда. При этом число Х установится на выходах от Уз до У₇.

Схему на рис. 19.19 можно использовать также и в качестве кольцевого устройства сдвига; при этом входы расширения х-₁х-₃ соединяются со входами x₁x₃, как показано на рис. 19.21.

Типы ис

Am25S10 (ТТЛ с трехстабильным выходом); изготовитель-фирма Advanced Micro Devices. 8243 (ТТЛ); изготовитель-фирма Signetics.

19.4. Компараторы

Компараторами называются схемы, осуществляющие сравнение двух чисел. Результатом сравнения является обнаружение одного из трех возможных состояний:

А = В, А > В или А < В. Рассмотрим сначала компараторы, устанавливающие равенство двух двоичных чисел. Критерием равенства двух чисел является совладение их по всем разрядам. На выходе компаратора должна устанавливаться единица, если оба числа равны, в противном случае на выходе должен быть нуль. В простейшем случав сравниваемые числа состоят из одного разряда. Тогда в качестве компаратора можно использовать схему равнозначности (элемент ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ). Два N-разрядных числа сравни-

Рис. 19.20. Расширение комбинационного устройства сдвига.

Рис. 19.21. Кольцевое комбинационное устройство сдвига.

Рис. 19.22. Схема определения равнозначности для двух N-разрядных чисел.

Рис. 19.23. Функциональная схема одноразрядного компаратора.

ваются поразрядно с помощью нескольких схем равнозначности, выходы которых подключены к элементу И, как показано на рис. 19.22.