Чувашский Государственный Университет им. И.Н.Ульянова
Кафедра вычислительной техники
Курсовая работа по мСиС.
Работа в среде САПР «Max+Plus II»
Работу выполнил:
студент гр. 01-12
Яковлев А.В.
Проверил преподаватель:
Николаев E. А.
Чебоксары, 2012 г.
Оглавление
Задание. 3
Анализ исходной схемы. 4
1.Анализ примененных в исходной схеме устройств. 4
2.Анализ работы исходной схемы. 5
Внесение изменений в исходную схему. 7
1.Изменение адресов регистров RA, RB, регистра дискретных входов RSA и результата логической функции Y. 7
2.Изменение логической функции Y. 7
3.Добавление функции блокировки. 12
4.Проверка работы измененной схемы. 13
Выводы. 19
Задание.
При разработке специализированных цифровых устройств все чаще используют программируемые логические интегральные схемы (ПЛИС), которые удачно дополняя и заменяя микропроцессорные средства стали широко использоваться в различных областях науки и техники. Существует всего несколько крупных производителей ПЛИС, одним из которых является фирма Altera. Для разработки системAlteraпредлагает две системы автоматизированного проектирования (САПР): «QuartusII» и «Max+PlusII». Наиболее простым и понятным для изучения возможностей ПЛИС является САПР «Max+PlusII». Требуется используя данную САПР изучить работу существующей схемы, внести в нее изменения, отладить и провести моделирование процессов, происходящих в схеме, что докажет ее работоспособность.
Исходная схема представлена на рисунке 1:
Рисунок 1. Исходная схема.
Изменения, которые следует ввести в схему, представлены в таблице 1:
Таблица 1. Необходимые изменения в схеме.
|
Вариант |
7 |
|
Адрес RA |
7 |
|
Адрес RB |
8 |
|
Адрес дискретных входов |
9 |
|
Тип логической функции |
-RA+RB-SA |
|
Адрес результата логической функции Y |
1 |
|
Блокировка |
Запись RA |
|
По какому условию |
RB == 0 |
Анализ исходной схемы.
Анализ примененных в исходной схеме устройств.
Рассмотрим работу исходной схемы. Для этого сначала рассмотрим работу каждого устройства по отдельности.
Устройство 74377, внешний вид представлен на рисунке 2.
Рисунок 2. Устройство 74377.
Данное устройство представляет собой регистр-защелку с восьмиразрядной шиной входных данных (D[7..0]), восьмиразрядной шиной выходных данных (Q[7..0]), входомENдля выбора управляемой микросхемы и входомCLK, который по переднему фронту подаваемого сигнала копирует («защелкивает») данные со входной шины в выходную. ВходENосуществляет блокировку сигналаCLKи не позволяет сохранить регистру входное значение. Активное значение для входаEN(выбрать регистр текущим) является логический «0», то есть подав «1» на входENмы блокируем запись в регистр.
Устройство 74154, внешний вид представлен на рисунке 3.
Рисунок 3. Устройство 74154.
Данное устройство представляет собой дешифратор с четырехразрядной шиной адреса и максимальными шестнадцатью управляемыми выходами. Подав на вход определенный адрес (от 0b0000 до 0b1111), получим активное логическое значение управляемого выхода, номер которого соответствует адресу. Активное выходное значение для данного устройства это логический «0», что удобно, так как управлять будем описанным выше устройством 74377, а входENу него имеет как раз активное значение – «0». Также имеются два входаG1NиG2N, предназначенные для отключения микросхемы на время. Подав логическую «1» на данный вход мы отключим микросхему и все управляемые выходы примут неактивное состояние. Это также удобно, так как нет необходимости переключать дешифратор на адрес с «висящим» управляющим выходом для отмены выбора текущего выбранного устройства.
Логические элементы: 2ИЛИ-НЕ, 2ИЛИ и НЕ, представлены на рисунке 4.
Рисунок 4. Элементы 2ИЛИ-НЕ, 2ИЛИ и НЕ (слева - направо).
Возможные логические состояния на входах и выходах элементов представлены в таблице 2.
Таблица 2. Таблица состояний логических элементов.
|
2ИЛИ-НЕ |
|
2ИЛИ |
|
НЕ | |||||||||
|
Вход 1 |
Вход 2 |
Выход |
|
Вход 1 |
Вход 2 |
Выход |
|
Вход |
Выход | ||||
|
0 |
0 |
1 |
|
0 |
0 |
0 |
|
0 |
1 | ||||
|
0 |
1 |
0 |
|
0 |
1 |
1 |
|
1 |
0 | ||||
|
1 |
0 |
0 |
|
1 |
0 |
1 |
|
|
| ||||
|
1 |
1 |
0 |
|
1 |
1 |
1 |
|
|
| ||||
Буфер с тремя состояниями, представлен на рисунке 5.
Рисунок 5. Буфер с тремя состояниями.
Данный элемент представляет собой устройство, формирующее на выходе такое же логическое значение, что и на входе при подаче на управляющий вход (на рисунке - сверху) логического значения «1». При логическом «0» на управляющем входе на выходе формируется третье состояние «Z- состояние», когда выход имеет бесконечно большое выходное сопротивление. Это позволит подключить к шине несколько устройств – «мастеров».
Элементы ввода-вывода.
Данные элементы позволяют задать входные и выходные шины всей схемы. САПР, формируя конечное устройство, задает в соответствие каждому из элементов ввода/вывода требуемое количество реальных ножек ПЛИС.