3.3. Компараторы

Компаратор в общем случае – это сравнивающее устройство. Аналоговые компараторы, рассматриваемые в настоящем разделе, предназначены для сравнения двух непрерывных сигналов. Выходной сигнал компаратора имеет дискретный характер: он принимает одно из двух возможных значений (высокий или низкий уровень) в зависимости от того, какой из входных сигналов больше. Таким образом, компаратор является элементом перехода от аналоговой к цифровой части устройства, а его выходной сигнал содержит 1 бит информации. Поэтому компаратор иногда называют однобитным аналого-цифровым преобразователем.

Чаще всего один из входных сигналов компаратора – это анализируемый сигнал, а второй является опорным (пороговым).

П ростейший компаратор (рис. 3.12, а) состоит из ОУ без обратной связи. В данном примере входное напряжение U_вх подается на инвертирующий вход ОУ, а опорное напряжение U₀ – на неинвертирующий вход. При U_вх < U₀ на выходе компаратора устанавливается напряжение U_вых = + U_н (положительное напряжение насыщения). В противоположном случае (U_вх > U₀) получаем U_вых = – U_н. Входы можно поменять местами, это приведет к инверсии выходного сигнала.

В ременные диаграммы работы компаратора по схеме рис. 3.12, а при синусоидальном сигнале показаны на рис. 3.13, а, его передаточная характеристика – на рис. 3.13, г.

На рис. 3.12, б показан второй способ сравнения двух напряжений, также имеющий широкое распространение. Здесь два сигнала, имеющие разную полярность, сравниваются по абсолютной величине. Напряжение U_и на инвертирующем входе ОУ

Обычно выбирают R₁ = R₂, при этом U_и = (U_вх + U₀)/2. Так как напряжение U_и сравнивается с нулевым потенциалом неинвертирующего входа, то переключение компаратора происходит при U_вх = – U₀. Если же установить R₁ ≠ R₂, то появляется возможность придать входному и опорному сигналам весовые коэффициенты.

Если напряжение U_вх, поступающее на вход компаратора, содержит помеху, то, как видно из временных диаграмм на рис. 3.13, б, это приводит к ложным переключениям (так называемый "дребезг"). Кроме того, при медленном изменении U_вх вблизи уровня U₀ выходной сигнал также будет изменяться замедленно, что плохо отразится на работе последующих логических схем. В процессе переключения ОУ оказывается в активном режиме, при этом за счет очень большого коэффициента усиления и наличия паразитных обратных связей происходит его самовозбуждение на высокой частоте (типичная частота автоколебаний для ОУ общего применения составляет 0,5 – 2 МГц). Ложные переключения в выходном сигнале компаратора нарушают работу последующих цифровых устройств, являются источником помех и вызывают резкое увеличение динамических потерь в ОУ и ключевых устройствах. Для их предотвращения в компараторе на рис. 3.12, в введена цепь положительной обратной связи (ПОС) на резисторах R1 и R2, за счет которой часть выходного напряжения подается на неинвертирующий вход. Коэффициент передачи цепи ПОС должен быть очень небольшим, для этого выбирают R₁ << R₂ .

Временные диаграммы компаратора с ПОС показаны на рис. 3.13, в. При введении в схему элементов R1 и R2 изменяется опорное напряжение. При высоком уровне выходного напряжения, равном напряжению насыщения +U_нас , на неинвертирующий вход ОУ подается напряжение

Учитывая, что R₁ << R₂, можно принять

Как только входное напряжение превысит значение U₀⁺, выходное напряжение компаратора начнет уменьшаться. Это уменьшение через резистор R2 передается на неинвертирующий вход, стимулируя дальнейшее падение выходного напряжения. За счет ПОС этот процесс происходит лавинообразно, и компаратор максимально быстро переключается в противоположное состояние. Поскольку на выходе компаратора действует теперь отрицательное напряжение насыщения –U_нас, на неинвертирующий вход ОУ поступает напряжение

Обратное переключение происходит при уменьшении U_вх до уровня U₀^–. Таким образом, передаточная характеристика компаратора приобретает свойство гистерезиса (рис. 3.13, д). Ширина петли гистерезиса, равная 2U_нR₁/R₂, должна устанавливаться не менее двойной амплитуды помехи. Увеличение ширины петли гистерезиса повышает помехоустойчивость сравнения, но ухудшает его точность.

Массовое применение компараторов в устройствах обработки аналоговой информации привело к выпуску компараторов в интегральном исполнении. Входной каскад интегрального компаратора – это быстродействующий дифференциальный усилитель постоянного тока с большим усилением, малым дрейфом и малым смещением нуля. Он должен обладать большим коэффициентом ослабления синфазной составляющей и способностью выдерживать большие синфазные и дифференциальные сигналы на входах, не насыщаясь, т.е. не попадая в режимы, из которых компаратор будет выходить с запаздыванием. Выходной сигнал компаратора почти всегда действует на входы логических цепей и потому должен быть согласован с ними по уровню и мощности.

Схема первого промышленного интегрального компаратора μА710 (отечественные аналоги – К521СА2 и К554 СА2), приведена на рис. 3.14, а. Компаратор содержит дифференциальный усилитель на транзисторах VT1 и VT4, нагруженный на второй дифференциальный каскад (VT5, VT8). Для увеличения нагрузочной способности выхода по току напряжение с коллектора VT8 подается на эмиттерный повторитель VТ9.

Условное графическое изображение интегральных компараторов в электрических схемах показано на рис. 3.14, б.

Э миттерные выводы транзисторов VT5 и VT8 присоединены к стабилитрону VD1 с напряжением стабилизации 6,2 В, поэтому потенциалы баз указанных транзисторов соответствуют приблизительно 6,9 В. Следовательно, допустимое напряжение на входах компаратора относительно общей точки может достигать 7 В. Стабилитрон VD2 сдвигает уровень выходного сигнала на 6,2 В, чтобы сделать его совместимым с входными сигналами для цифровых микросхем ТТЛ-типа. Транзистор VT7 (в диодном включении) ограничивает диапазон выходного сигнала в положительной области: при уровне выходного сигнала, большем + 4 В, транзистор VT7 открывается и шунтирует дифференциальный вход второго каскада. Благодаря ограничению амплитуды значительно увеличивается быстродействие компаратора.

В последующие модели интегральных компараторов внесено множество усовершенствований. Выпускаются сдвоенные (КМ597СА3) и счетверенные (К1401СА1) компараторы. Ряд моделей имеют стробирующий вход для синхронизации, а некоторые снабжены на выходе триггерами-защелками, т. е. схемами, фиксирующими состояние выхода компаратора по приходу синхроимпульса. Кроме того, для повышения функциональной гибкости часть интегральных компараторов (например, МАХ917-920) содержит источник опорного напряжения, а у некоторых (например, МАХ910) порог срабатывания устанавливается цифровым кодом от 0 до 2,56 В с дискретностью 10 мВ, для чего на кристалле микросхемы имеются источник опорного напряжения и 8-разрядный цифро-аналоговый преобразователь.

Некоторые модели интегральных компараторов (например, AD790, МАХ907) имеют внутреннюю неглубокую ПОС, обеспечивающую их переходной характеристике гистерезис с шириной петли, соизмеримой с напряжением смещения нуля.

При работе с компараторами следует учитывать ряд особенностей, которые они имеют по сравнению с ОУ:

1. В компараторах недопустима ООС, так как в этом случае весьма вероятно (а при наличии внутреннего гистерезиса гарантировано) самовозбуждение компараторов.

2. Входное сопротивление компаратора относительно низко и может меняться при изменении входных сигналов.

3. Из-за отсутствия ООС выходное сопротивление компараторов значительно и различно для разных уровней выходного напряжения.

Триггер Шмитта является разновидностью компаратора. Чаще всего триггером Шмитта называют одновходовой компаратор с гистерезисом. Порог срабатывания триггера Шмитта нельзя изменять с помощью внешнего сигнала, он является параметром схемы.

Н а рис. 3.15, а приведен транзисторный триггер Шмитта (несимметричный триггер, триггер с эмиттерной связью). Он имеет два устойчивых состояния.

При нулевом входном напряжении транзистор VT1 закрыт, а транзистор VT2 открыт и насыщен. Коллекторный ток VT2 создает падение напряжение на R3, запирающее VT1. Когда входное напряжение, увеличиваясь, достигнет напряжения срабатывания U_сраб, откроется VT1, увеличится его коллекторный ток, уменьшится напряжение на базе VT2, коллекторный ток VT2 уменьшается и уменьшается напряжение, создаваемое им на R3. Тем самым обеспечивается ПОС. В результате VT1 открывается, а VT2 закрывается, этот процесс происходит лавинообразно. Обратное переключение произойдет, когда входное напряжение достигнет напряжения отпускания U_отп.

Нетрудно получить из анализа схемы рис. 3.15, а (пренебрегая напряжением насыщения транзистора):

Триггер Шмитта можно выполнить также на любых логических интегральных вентилях, охваченных цепью положительной обратной связи (рис. 3.15, б). Сопротивления резисторов R1 и R2 должны соответствовать типу логики. Так, при использовании ТТЛ-микросхем величина R₁ не должна превышать нескольких сотен Ом для обеспечения режима входного логического нуля; для КМОП-микросхем R₁ обычно более 10 кОм. Во всех случаях должно выполняться условие R₁ << R₂.

В состав всех развитых серий цифровых микросхем входят триггеры Шмитта. Они имеют внутреннюю ПОС, обеспечивающую передаточную характеристику со значительным гистерезисом и, как правило, выполняют логические функции. На рис. 3.15, в показано условное графическое обозначение триггера Шмитта с входной логикой 2И-НЕ. Типичные значения порогов для триггеров Шмитта ТТЛ-серий: U_сраб = 1,7 В; U_отп = 0,9 В. Значения порогов для триггеров Шмитта КМОП-серий зависят от напряжения питания: так, при напряжении питания 5 В ширина петли гистерезиса составляет около 0,9 В, при напряжении питания 10 В – около 2 В.