- •1.1 Классы устройств вм и систем
- •1.2 Операционные устройства (оу)
- •1.3 Операционный и управляющий автоматы.
- •1.4 Структурная организация оа
- •1.2 Функциональная организация вм и системы (Архитектура системы)
- •1.2.1 Устройство управления (уу). Принцип программного управления
- •1.2.2 Защита информации
- •1.2.3 Страничная адресация
- •1.2.3 Защита информации при страничной адресации
- •1.3 Структуры вычислительных и информационных систем
- •1.3.1 Перспективы совершенствования архитектуры вм и вс
- •Контрольные вопросы
- •2.1 Логические основы вм и информационных систем
- •2.1.1 Комбинационные схемы и цифровые автоматы
- •2.1.2 Функционально полный набор логических элементов
- •2.2 Минимизация переключательных функций
- •2.3 Методы получения сокращенной днф из сднф
- •2.3.1 Метод Квайна-Мак-Класки (алгебраический метод)
- •Метод Квайна (метод импликантных матриц)
- •2.3.3 Метод Квайна – Мак-Класки (с использованием числового представления функций алгебры логики)
- •2.3.4 Минимизация переключательных функций с помощью диаграмм Карно-Вейча
- •2.3.5 Синтез комбинационных и накапливающих схем в базисах и, или, не; и-не; или-не
- •2.3.6 Метод синтеза дискретных схем на базе программируемых логических матриц (плм ) с помощью эволюционных вычислений
- •Контрольные вопросы
- •3.1. Синхронные и асинхронные триггерные схемы на потенциальных элементах
- •Триггер d-типа, dv-типа
- •Триггеры т-типа
- •Схемные варианты триггеров
- •Помехозащищенные триггеры
- •Применение триггерных схем
- •Подавление дребезга контактов
- •Логические состояния и «иголки» («мерцания»)
- •3.2 Контрольные вопросы
- •3.3 Счетчики
- •3.4 Счетчики со сквозным переносом
- •3.5 Синтез счетчиков с модулем счета к≠2n.
- •Вычисление логических условий
- •3.6.1 Схемы сравнения слов с константами
- •3.6.2 Схемы сравнения на равенство
- •Схемы сравнения на больше-меньше
- •Контрольные вопросы
- •4.1 Абстрактная модель цифрового автомата (ца).
- •4.2 Способы задания автоматов. Автоматы Мили и Мура.
- •4.3 Минимизация абстрактных автоматов (аа)
- •4.4 Структурный автомат (са). Канонический метод структурного синтеза автоматов.
- •4.5 Пример канонического метода структурного синтеза автоматов на т-триггерах
- •4.6 Функционирование автоматов во времени
- •4.7 Синтез автоматов Мили и Мура по граф-схеме алгоритма (гса)
- •4.8 Синтез автомата Мура на d-триггерах
- •5.1 Классификация элементов эвм
- •5.2 Характеристики логических элементов
- •Статические параметры логических элементов
- •Динамические параметры логических элементов
- •Диодно-транзисторная логика
- •Транзисторно-транзисторные логические элементы.
- •5.4.1 Транзисторно-транзисторные логические элементы с простым инвертором
- •5.4.2 Транзисторно-транзисторные логические элементы со сложным инвертором
- •5.4.3 Транзисторно-транзисторные логические элементы с диодами Шотки
- •Транзисторные логические элементы, связанные эмиттерами (эсл-элементы, элементы с эмиттерными связями).
- •5.5.1 Электрические схемы и принцип работы логических элементов эсл
- •5.5.2 Основные характеристики и параметры элементов эсл
- •Инжекционная интегральная схемотехника
- •Логические элементы на полевых транзисторах
- •5.7.1 Статические характеристики мдп-транзисторов с индуцированным
- •Инвертор с линейной нагрузкой
- •5.7.4 Инвертор на мдп-транзисторах с нелинейной нагрузкой
- •Инверторы с квазилинейной и токостабилизирующей нагрузками
- •5.7.5 Инверторы на кмдп–транзисторах
- •5.7.6 Логические элементы на полевых мдп-транзисторах с одним типом проводимости
- •5.7.7 Логические элементы на комплементарных кмдп-транзисторах.
- •Физические основы использования элементов информационных систем в оптическом диапазоне
- •Полупроводниковые источники излучения
- •5.8.2 Полупроводниковые приемники излучения
- •5.8.3 Фоторезисторы
- •5.8.4 Фотодиоды
- •5.8.5 Фототранзисторы
- •Оптроны и оптоэлектронные микросхемы.
- •Оптоэлектронные микросхемы
- •6.1 Назначение, основные виды запоминающих устройств (зу)
- •6.2 Структура памяти универсальной эвм
- •6.3 Иерархическая структура зу
- •6.3.1 Оперативная память
- •6.3.2 Регистровая кэш-память
- •6.4 Запоминающие утройства на интегральных микросхемах (имс)
- •Классификация интегральных микросхем памяти
- •6.4.2 Зу на интегральных микросхемах
- •6.4.3 Статическое зу на биполярных транзисторах
- •6.4.4 Запоминающие элементы на моп-структурах
- •6.5 Организация оперативной памяти (оп)
- •6.5.1 Многоблочная оп
- •6.5.2 Оп с многоканальным доступом
- •6.5.3 Оп с расслоением сообщений
- •6.5.4 Включение модулей пзу в адресное пространство оп
- •6.5.5 Переключаемые банки памяти
- •6.6 Буферные (сверхоперативные) зу, кэш-память.
- •6.7 Бзу с прямой адресацией
- •6.8 Зу с стековой адресацией
- •6.9 Зу с магазинной организацией
- •6.10 Буферные зу с ассоциативной адресацией
- •6.11 Постоянные запоминающие устройства (пзу)
- •6.11.1 Пзу с масочным программированием (пзу)
- •6.11.2 Программируемые пзу (ппзу)
- •6.11.3 Программируемые логические матрицы (плм)
- •6.11.4 Логическое проектирование с использованием плм
- •7.1 Устройства и системы цифро-аналогового и аналого-цифрового преобразования сигналов
- •Дискретизация сигналов. Теорема в.А. Котельникова.
- •Узлы цифро-аналоговых средств сопряжения
- •Основные характеристики цап и ацп
- •7.4.1 Схема выборки-хранения
- •7.4.2 Цап с двоично-взвешенными сопротивлениями
- •7.4.3 Цап на основе резистивной матрицы r-2r
- •Аналого-цифровые преобразователи (ацп) последовательного преобразования. Ацп поразрядного уравновешивания. Ацп двойного интегрирования
- •Ацп последовательного преобразования
- •7.5.2 Ацп двойного интегрирования
- •7.5.3 Ацп поразрядного уравновешивания
- •Ацп параллельного преобразования
- •8 Датчики электронных информационных систем безопасности. Организация шин
- •8.2.1. Термометры на рn-переходах
- •Резистивные термометры
- •Принципы работы тензодатчика
- •Полупроводниковые тензодатчики
- •Мостовые схемы
- •Компрессионные акселерометры
- •Сдвиговые акселерометры
- •Калибровка
- •Вибростенды
- •8.9. Преобразователи давления
- •Применения
- •8.10. Датчики смещения
- •8.11. Датчики потока
- •Тепловые измерители потока
- •Механические измерители потока
- •Гидродинамические (аэродинамические) измерители потока
- •Электромагнитные измерители потока
- •Ультразвуковые датчики потока
- •Шина процессор - память
- •Шина ввода/вывода
- •Системная шина
6.2 Структура памяти универсальной эвм
Для увеличения эффективности ЭВМ необходимо уменьшать стоимость и увеличивать быстродействие и ёмкость памяти. Поскольку сочетать эти 3 характеристики в одном ЗУ невозможно, приходиться находить компромиссное решение, используя для организации памяти комплекс из нескольких разнотипных ЗУ. За счёт этого удаётся построить память приемлемой стоимости с необходимой ёмкостью и быстродействием. Память универсальных ЭВМ строится по схеме рис 6.2. и в структурном отношении разделяется на 2 уровня: оперативную память (ОП) и внешнюю память (ВП).
Рисунок 6.2 – Структура памяти универсальной ЭВМ,
где: К1, К2, К3 – каналы, НОД, МД, МЛ – накопители на оптических, магнитных дисках и магнитных лентах, УУ – устройства управления внешней памятью.
Информация (программы и данные), обрабатываемая процессором в текущий момент времени, хранится в ОП, которая состоит из нескольких быстродействующих ЗУ.
Во многих случаях быстродействия ЗУ оказывается недостаточным для обеспечения требуемой скорости процессора. Тогда между процессором и ЗУ ставится буферное ЗУ (БЗУ), иначе называемое сверхоперативным ЗУ, кэш-памятью различных уровней. В качестве БЗУ используются плёночные или полупроводниковые ЗУ с минимальным циклом обращения. В БЗУ хранятся слова информации, наиболее интенсивно используемые процессором при решении задач. При этом значительная часть обращений процессора к ОП обслуживается БЗУ, в результате чего суммарная производительность буферного и оперативного ЗУ оказывается достаточной для обеспечения работы процессора.
Информация, размещаемая в ОП может обеспечить непрерывную работу процессора в течение небольшого промежутка времени, не превышающего несколько секунд. По истечении этого времени возникает необходимость загрузки в ОП новых порций информации, затребованных программами, и, следовательно, вывода из памяти части информации на место которой будет вводиться новая информация. Для хранения основной доли информации, с которой оперирует ЭВМ, используются ЗУ большой емкости, структурно входящие в часть внешней памяти ЭВМ. ВП состоит из совокупности ВЗУ, в качестве которых используется ЗУ большой ёмкости, а наиболее часто НМБ, НМД, НОДи НМЛ. Процессор не имеет прямого доступа к информации, хранимой в ВП. Эта информация становится доступной процессору только после выполнения операции ввода-вывода, вызывающей передачу информации в ОП.
В памяти ЭВМ хранится информация, имеющая отношение к задачам, обрабатываемым ЭВМ на данном отрезке времени. Прочие программы и данные размещаются на сменных носителях (сменных оптических, магнитных дисках и лентах), совокупность которых образует архив ЭВМ.
ВЗУ подключаются к ОП посредством КВВ (К1, К2 и К3). Каналы выполняют операции ввода-вывода, инициируемые процессором. Отдельная операция вызывает передачу информации между двумя заданными областями памяти: области ОП и области ВЗУ. Обычно к одному каналу подключается несколько ВЗУ. Команды управления, вызывающие перемещение механизма доступа или носителя, могут выполняться параллельно на нескольких ЗУ. Во время передачи информации любое ВЗУ монополизирует канал, в результате чего доступ к остальным ЗУ, подключённым к этому же каналу в это время становится невозможным. Если используется М каналов, то в памяти ЭВМ могут развиваться одновременно М процессов обмена информации между ОП и ВЗУ. Таким образом, mВЗУ, подключённых к одному каналу, можно рассматриватькак одно ЗУ, имеющее m-кратную ёмкость и в mраз меньшее время доступа. При наличии М каналов затраты времени на передачу информации уменьшаются примерно в М раз.
Обмен информацией между ЗУ ЭВМ организуются системой управления данными, являющейся частью операционной системы (ОС). Запросы на передачу информации возникают в ОС в момент инициирования задач и в программах, описывающих алгоритмы решения задач. Запросы поступают в систему управления данными , которая планирует порядок их выполнения и формирует совокупность команд ВВ, обеспечивающих поиск и передачу затребованной информации. Команды ВВ исполняются КВВ и УУ соответствующих ЗУ. Порядок использования ЗУ в процессе решения задачи планируется программистом при составлении программы , а место хранения информации конкретизируется супервизором памяти, распределяющим ресурсы памяти между задачами.
В зависимости от порядка использования ВЗУ в процессе решения задач, т.е. в функциональном отношении , память может разделяться на более чем 2 уровня. Память будет двухуровневой в функциональном отношении, если при решении задач для хранения каждого набора данных используется только одно ВЗУ, что исключает необходимость передислокации информации ВЗУ. Пример распределения потоков информации в двухуровневой памяти приведён на рисунке 6.3а. Данные читаются в ОП с ленты МЛ1 и результаты обработки записываются на ленту МЛ2. Для хранения других наборов данных используется диск МД. В этом случае ОП относится к первому уровню, а ВЗУ, МЛ1, МЛ2 и МД – ко второму. В памяти выделяются 3 и более уровня, если в процессе решения задач имеет место передислокация данных между различными ВЗУ. Так, ЗУ могут использоваться по схеме рис 6.3б, соответствующей трёхуровневой памяти. Перед началом решения задачи данные, хранимые на МЛ1 переносятся на МД. Обработка данных происходит с использованием ресурсов МД, после чего результаты выводятся из МД на МЛ2. В этом случае ЗУ на МЛ1 и МЛ2 образуют третий уровень памяти. Из рисунков6.2 и 6.3 ясно, что ВЗУ могут взаимодействовать друг с другомтолькочерезОП.
Взаимодействие ЗУ при трёхуровневой организации памяти можно представить менее подробной схемой рис 6.3в. Такой способ функциональной организации памяти позволяет значительно уменьшить время решения задач, если обращение к сегментам данных происходит многократно, что требует пересылки данных из медленно действующих ВЗУ в быстродействующие.
Рисунок 6.3 – Структурная организация многоуровневой памяти
