- •1.1 Классы устройств вм и систем
- •1.2 Операционные устройства (оу)
- •1.3 Операционный и управляющий автоматы.
- •1.4 Структурная организация оа
- •1.2 Функциональная организация вм и системы (Архитектура системы)
- •1.2.1 Устройство управления (уу). Принцип программного управления
- •1.2.2 Защита информации
- •1.2.3 Страничная адресация
- •1.2.3 Защита информации при страничной адресации
- •1.3 Структуры вычислительных и информационных систем
- •1.3.1 Перспективы совершенствования архитектуры вм и вс
- •Контрольные вопросы
- •2.1 Логические основы вм и информационных систем
- •2.1.1 Комбинационные схемы и цифровые автоматы
- •2.1.2 Функционально полный набор логических элементов
- •2.2 Минимизация переключательных функций
- •2.3 Методы получения сокращенной днф из сднф
- •2.3.1 Метод Квайна-Мак-Класки (алгебраический метод)
- •Метод Квайна (метод импликантных матриц)
- •2.3.3 Метод Квайна – Мак-Класки (с использованием числового представления функций алгебры логики)
- •2.3.4 Минимизация переключательных функций с помощью диаграмм Карно-Вейча
- •2.3.5 Синтез комбинационных и накапливающих схем в базисах и, или, не; и-не; или-не
- •2.3.6 Метод синтеза дискретных схем на базе программируемых логических матриц (плм ) с помощью эволюционных вычислений
- •Контрольные вопросы
- •3.1. Синхронные и асинхронные триггерные схемы на потенциальных элементах
- •Триггер d-типа, dv-типа
- •Триггеры т-типа
- •Схемные варианты триггеров
- •Помехозащищенные триггеры
- •Применение триггерных схем
- •Подавление дребезга контактов
- •Логические состояния и «иголки» («мерцания»)
- •3.2 Контрольные вопросы
- •3.3 Счетчики
- •3.4 Счетчики со сквозным переносом
- •3.5 Синтез счетчиков с модулем счета к≠2n.
- •Вычисление логических условий
- •3.6.1 Схемы сравнения слов с константами
- •3.6.2 Схемы сравнения на равенство
- •Схемы сравнения на больше-меньше
- •Контрольные вопросы
- •4.1 Абстрактная модель цифрового автомата (ца).
- •4.2 Способы задания автоматов. Автоматы Мили и Мура.
- •4.3 Минимизация абстрактных автоматов (аа)
- •4.4 Структурный автомат (са). Канонический метод структурного синтеза автоматов.
- •4.5 Пример канонического метода структурного синтеза автоматов на т-триггерах
- •4.6 Функционирование автоматов во времени
- •4.7 Синтез автоматов Мили и Мура по граф-схеме алгоритма (гса)
- •4.8 Синтез автомата Мура на d-триггерах
- •5.1 Классификация элементов эвм
- •5.2 Характеристики логических элементов
- •Статические параметры логических элементов
- •Динамические параметры логических элементов
- •Диодно-транзисторная логика
- •Транзисторно-транзисторные логические элементы.
- •5.4.1 Транзисторно-транзисторные логические элементы с простым инвертором
- •5.4.2 Транзисторно-транзисторные логические элементы со сложным инвертором
- •5.4.3 Транзисторно-транзисторные логические элементы с диодами Шотки
- •Транзисторные логические элементы, связанные эмиттерами (эсл-элементы, элементы с эмиттерными связями).
- •5.5.1 Электрические схемы и принцип работы логических элементов эсл
- •5.5.2 Основные характеристики и параметры элементов эсл
- •Инжекционная интегральная схемотехника
- •Логические элементы на полевых транзисторах
- •5.7.1 Статические характеристики мдп-транзисторов с индуцированным
- •Инвертор с линейной нагрузкой
- •5.7.4 Инвертор на мдп-транзисторах с нелинейной нагрузкой
- •Инверторы с квазилинейной и токостабилизирующей нагрузками
- •5.7.5 Инверторы на кмдп–транзисторах
- •5.7.6 Логические элементы на полевых мдп-транзисторах с одним типом проводимости
- •5.7.7 Логические элементы на комплементарных кмдп-транзисторах.
- •Физические основы использования элементов информационных систем в оптическом диапазоне
- •Полупроводниковые источники излучения
- •5.8.2 Полупроводниковые приемники излучения
- •5.8.3 Фоторезисторы
- •5.8.4 Фотодиоды
- •5.8.5 Фототранзисторы
- •Оптроны и оптоэлектронные микросхемы.
- •Оптоэлектронные микросхемы
- •6.1 Назначение, основные виды запоминающих устройств (зу)
- •6.2 Структура памяти универсальной эвм
- •6.3 Иерархическая структура зу
- •6.3.1 Оперативная память
- •6.3.2 Регистровая кэш-память
- •6.4 Запоминающие утройства на интегральных микросхемах (имс)
- •Классификация интегральных микросхем памяти
- •6.4.2 Зу на интегральных микросхемах
- •6.4.3 Статическое зу на биполярных транзисторах
- •6.4.4 Запоминающие элементы на моп-структурах
- •6.5 Организация оперативной памяти (оп)
- •6.5.1 Многоблочная оп
- •6.5.2 Оп с многоканальным доступом
- •6.5.3 Оп с расслоением сообщений
- •6.5.4 Включение модулей пзу в адресное пространство оп
- •6.5.5 Переключаемые банки памяти
- •6.6 Буферные (сверхоперативные) зу, кэш-память.
- •6.7 Бзу с прямой адресацией
- •6.8 Зу с стековой адресацией
- •6.9 Зу с магазинной организацией
- •6.10 Буферные зу с ассоциативной адресацией
- •6.11 Постоянные запоминающие устройства (пзу)
- •6.11.1 Пзу с масочным программированием (пзу)
- •6.11.2 Программируемые пзу (ппзу)
- •6.11.3 Программируемые логические матрицы (плм)
- •6.11.4 Логическое проектирование с использованием плм
- •7.1 Устройства и системы цифро-аналогового и аналого-цифрового преобразования сигналов
- •Дискретизация сигналов. Теорема в.А. Котельникова.
- •Узлы цифро-аналоговых средств сопряжения
- •Основные характеристики цап и ацп
- •7.4.1 Схема выборки-хранения
- •7.4.2 Цап с двоично-взвешенными сопротивлениями
- •7.4.3 Цап на основе резистивной матрицы r-2r
- •Аналого-цифровые преобразователи (ацп) последовательного преобразования. Ацп поразрядного уравновешивания. Ацп двойного интегрирования
- •Ацп последовательного преобразования
- •7.5.2 Ацп двойного интегрирования
- •7.5.3 Ацп поразрядного уравновешивания
- •Ацп параллельного преобразования
- •8 Датчики электронных информационных систем безопасности. Организация шин
- •8.2.1. Термометры на рn-переходах
- •Резистивные термометры
- •Принципы работы тензодатчика
- •Полупроводниковые тензодатчики
- •Мостовые схемы
- •Компрессионные акселерометры
- •Сдвиговые акселерометры
- •Калибровка
- •Вибростенды
- •8.9. Преобразователи давления
- •Применения
- •8.10. Датчики смещения
- •8.11. Датчики потока
- •Тепловые измерители потока
- •Механические измерители потока
- •Гидродинамические (аэродинамические) измерители потока
- •Электромагнитные измерители потока
- •Ультразвуковые датчики потока
- •Шина процессор - память
- •Шина ввода/вывода
- •Системная шина
Вычисление логических условий
3.6.1 Схемы сравнения слов с константами
Пусть А=а1…an – n-разрядное слово и K=k1…kn – константы. Функциональная схема вычисляющей значение xl логического условия А=К синтезируется следующим образом. Константа К определяет единственный двоичный набор, на котором функция xl=l(a1, …,an) должна принимать значение 1. Поэтому функция lдолжна представляться конституентой 1.
,
где
(3.6)
Например,
логическим условиям: х1:=(А=0);
х2:=(А=1010);
х3:=(А=1111),
где А=а1а2…а4,
соответствуют следующие булевы функции
,
на основе которых построена схема на
рисунке 3.10, формирующая, в частности,
значения осведомительных сигналов х1,
х2,
х3.
В
этой схеме слово А
снимается с выходов четырехразрядного
регистра А.
Рисунок 3.10 – Схема сравнения с константой
Логическому условию АК соответствует булева функция, принимающая значение xl =0 на двоичном наборе K=k1k2…kn и значении xl =1 на всех остальных наборах. Такая функция должна содержать единственную конституенту нуля, соответствующую набору К.
где
(3.7)
Например, логическим условиям х4:=(А0) и х5:=(А1010) соответствует следующая булева функция:
(3.8)
Логическому условию А<К, принимающему значения xl =1, если А<К, и значение xl =0, если АК соответствует булева функция l(a1, …,an), принимающая значение 1 на каждом из наборов 0, 1,…,К и значение 0 на всех остальных наборах К, К+1,…,2n-1. Эту функцию можно представить дизъюнкцией конституент 1, соответствующих наборам 0, 1, …, К-1.
, (3.9)
где
буква
определяется
формулой (3.7).
Например, логическому условию х4:=(А<1010), где А=а1а2…а4, соответствует булева функция, представленная на рисунке в виде карты Карно:
|
|
|||
00 |
01 |
11 |
10 |
|
00 |
|
1 |
1 |
1 |
01 |
1 |
1 |
1 |
1 |
|
|
|
|
|
10 |
1 |
1 |
|
|
Минимальная
форма этой функции
.
Аналогичным образом синтезируются
схемы, вычисляющие логические условия
вида А≤К,
А>К, АК.
3.6.2 Схемы сравнения на равенство
Логическое условие А=В, где А=а1а2…а4, В=b1b2…b4n-разрядные слова, вычисляются комбинационной схемой, называемой схемой сравнения (по равенству). Значения А и В равны, если одновременно равны их одноименные разряды ai, bi, i=1,…,n. Таблица истинности, где
ri – признак равенства значений ai и bi;
qi - признак неравенства, представлена ниже:
Таблица истинности значений функций равенства и неравенства
-
ai
bi
ri
qi
0
0
1
0
0
1
0
1
1
0
0
1
1
1
1
0
ri определяется следующей булевой функцией:
.
Признак равенства двух n-разрядных слов вычисляется как конъюнкция
R=r1..r2...rn.
По вышеизложенным выражениям построена схема сравнения трехразрядных слов А и В (Рис. 3.11):
Рисунок 3.11 – Схема сравнения двух трехразрядных слов
Если значения слов представляются в парафазном коде цена n-разрядной схемы сравнения составляет 7nединиц по Квайну. Время сравнения, определяемое промежутком от момента поступления слов А, В до момента выработки осведомительного сигнала Rcоставляет ср=3, где - задержка сигнала на одном логическом элементе.
Схема, вычисляющая значения логического условия АК строятся аналогично. Из таблицы истинности следует, что значение признака неравенства qiодноименных разрядов ai, biслов А и В, определяется булевой функцией:
.
Слова А и В не равны, если хотя бы в одном разряде qi=1.

1
11