- •1.1 Классы устройств вм и систем
- •1.2 Операционные устройства (оу)
- •1.3 Операционный и управляющий автоматы.
- •1.4 Структурная организация оа
- •1.2 Функциональная организация вм и системы (Архитектура системы)
- •1.2.1 Устройство управления (уу). Принцип программного управления
- •1.2.2 Защита информации
- •1.2.3 Страничная адресация
- •1.2.3 Защита информации при страничной адресации
- •1.3 Структуры вычислительных и информационных систем
- •1.3.1 Перспективы совершенствования архитектуры вм и вс
- •Контрольные вопросы
- •2.1 Логические основы вм и информационных систем
- •2.1.1 Комбинационные схемы и цифровые автоматы
- •2.1.2 Функционально полный набор логических элементов
- •2.2 Минимизация переключательных функций
- •2.3 Методы получения сокращенной днф из сднф
- •2.3.1 Метод Квайна-Мак-Класки (алгебраический метод)
- •Метод Квайна (метод импликантных матриц)
- •2.3.3 Метод Квайна – Мак-Класки (с использованием числового представления функций алгебры логики)
- •2.3.4 Минимизация переключательных функций с помощью диаграмм Карно-Вейча
- •2.3.5 Синтез комбинационных и накапливающих схем в базисах и, или, не; и-не; или-не
- •2.3.6 Метод синтеза дискретных схем на базе программируемых логических матриц (плм ) с помощью эволюционных вычислений
- •Контрольные вопросы
- •3.1. Синхронные и асинхронные триггерные схемы на потенциальных элементах
- •Триггер d-типа, dv-типа
- •Триггеры т-типа
- •Схемные варианты триггеров
- •Помехозащищенные триггеры
- •Применение триггерных схем
- •Подавление дребезга контактов
- •Логические состояния и «иголки» («мерцания»)
- •3.2 Контрольные вопросы
- •3.3 Счетчики
- •3.4 Счетчики со сквозным переносом
- •3.5 Синтез счетчиков с модулем счета к≠2n.
- •Вычисление логических условий
- •3.6.1 Схемы сравнения слов с константами
- •3.6.2 Схемы сравнения на равенство
- •Схемы сравнения на больше-меньше
- •Контрольные вопросы
- •4.1 Абстрактная модель цифрового автомата (ца).
- •4.2 Способы задания автоматов. Автоматы Мили и Мура.
- •4.3 Минимизация абстрактных автоматов (аа)
- •4.4 Структурный автомат (са). Канонический метод структурного синтеза автоматов.
- •4.5 Пример канонического метода структурного синтеза автоматов на т-триггерах
- •4.6 Функционирование автоматов во времени
- •4.7 Синтез автоматов Мили и Мура по граф-схеме алгоритма (гса)
- •4.8 Синтез автомата Мура на d-триггерах
- •5.1 Классификация элементов эвм
- •5.2 Характеристики логических элементов
- •Статические параметры логических элементов
- •Динамические параметры логических элементов
- •Диодно-транзисторная логика
- •Транзисторно-транзисторные логические элементы.
- •5.4.1 Транзисторно-транзисторные логические элементы с простым инвертором
- •5.4.2 Транзисторно-транзисторные логические элементы со сложным инвертором
- •5.4.3 Транзисторно-транзисторные логические элементы с диодами Шотки
- •Транзисторные логические элементы, связанные эмиттерами (эсл-элементы, элементы с эмиттерными связями).
- •5.5.1 Электрические схемы и принцип работы логических элементов эсл
- •5.5.2 Основные характеристики и параметры элементов эсл
- •Инжекционная интегральная схемотехника
- •Логические элементы на полевых транзисторах
- •5.7.1 Статические характеристики мдп-транзисторов с индуцированным
- •Инвертор с линейной нагрузкой
- •5.7.4 Инвертор на мдп-транзисторах с нелинейной нагрузкой
- •Инверторы с квазилинейной и токостабилизирующей нагрузками
- •5.7.5 Инверторы на кмдп–транзисторах
- •5.7.6 Логические элементы на полевых мдп-транзисторах с одним типом проводимости
- •5.7.7 Логические элементы на комплементарных кмдп-транзисторах.
- •Физические основы использования элементов информационных систем в оптическом диапазоне
- •Полупроводниковые источники излучения
- •5.8.2 Полупроводниковые приемники излучения
- •5.8.3 Фоторезисторы
- •5.8.4 Фотодиоды
- •5.8.5 Фототранзисторы
- •Оптроны и оптоэлектронные микросхемы.
- •Оптоэлектронные микросхемы
- •6.1 Назначение, основные виды запоминающих устройств (зу)
- •6.2 Структура памяти универсальной эвм
- •6.3 Иерархическая структура зу
- •6.3.1 Оперативная память
- •6.3.2 Регистровая кэш-память
- •6.4 Запоминающие утройства на интегральных микросхемах (имс)
- •Классификация интегральных микросхем памяти
- •6.4.2 Зу на интегральных микросхемах
- •6.4.3 Статическое зу на биполярных транзисторах
- •6.4.4 Запоминающие элементы на моп-структурах
- •6.5 Организация оперативной памяти (оп)
- •6.5.1 Многоблочная оп
- •6.5.2 Оп с многоканальным доступом
- •6.5.3 Оп с расслоением сообщений
- •6.5.4 Включение модулей пзу в адресное пространство оп
- •6.5.5 Переключаемые банки памяти
- •6.6 Буферные (сверхоперативные) зу, кэш-память.
- •6.7 Бзу с прямой адресацией
- •6.8 Зу с стековой адресацией
- •6.9 Зу с магазинной организацией
- •6.10 Буферные зу с ассоциативной адресацией
- •6.11 Постоянные запоминающие устройства (пзу)
- •6.11.1 Пзу с масочным программированием (пзу)
- •6.11.2 Программируемые пзу (ппзу)
- •6.11.3 Программируемые логические матрицы (плм)
- •6.11.4 Логическое проектирование с использованием плм
- •7.1 Устройства и системы цифро-аналогового и аналого-цифрового преобразования сигналов
- •Дискретизация сигналов. Теорема в.А. Котельникова.
- •Узлы цифро-аналоговых средств сопряжения
- •Основные характеристики цап и ацп
- •7.4.1 Схема выборки-хранения
- •7.4.2 Цап с двоично-взвешенными сопротивлениями
- •7.4.3 Цап на основе резистивной матрицы r-2r
- •Аналого-цифровые преобразователи (ацп) последовательного преобразования. Ацп поразрядного уравновешивания. Ацп двойного интегрирования
- •Ацп последовательного преобразования
- •7.5.2 Ацп двойного интегрирования
- •7.5.3 Ацп поразрядного уравновешивания
- •Ацп параллельного преобразования
- •8 Датчики электронных информационных систем безопасности. Организация шин
- •8.2.1. Термометры на рn-переходах
- •Резистивные термометры
- •Принципы работы тензодатчика
- •Полупроводниковые тензодатчики
- •Мостовые схемы
- •Компрессионные акселерометры
- •Сдвиговые акселерометры
- •Калибровка
- •Вибростенды
- •8.9. Преобразователи давления
- •Применения
- •8.10. Датчики смещения
- •8.11. Датчики потока
- •Тепловые измерители потока
- •Механические измерители потока
- •Гидродинамические (аэродинамические) измерители потока
- •Электромагнитные измерители потока
- •Ультразвуковые датчики потока
- •Шина процессор - память
- •Шина ввода/вывода
- •Системная шина
1.2.2 Защита информации
Защита информации необходима, когда машина имеет дело более чем с одной задачей одновременно и (или) более чем с одним человеком-оператором, для того, чтобы обеспечить защиту информации, принадлежащей одной задаче (одному оператору) от воздействия программ других задач или других операторов.
В более сложных устройствах аппаратура защиты устанавливает разный статус для разных участков памяти. Например, некоторому пользователю могут быть разрешены произвольные обращения к одним участкам памяти, обращения только для чтения информации в качестве программы- к третьим участкам, и запрещены любые обращения к четвёртым участкам памяти.
Различия между чтением некоторой информации в качестве данных и в качестве программы делается в тех случаях, когда нужно запретить пользователю выводить из машины или делать копии с программ входящих в состав ПО.
Цепи защиты памяти являются частью устройств формирования исполнительных адресов и будем рассматривать их вместе с этими устройствами.
При реализации функций защиты памяти аппаратура относительной адресации должна быть дополнена специальными цепями защиты (рисунок 7.20). Схема рассчитана на возможность выделения программе пользователя до β различных областей памяти, к которым ей разрешено будет обращаться. Для каждой из областей в отдельности можно установить свой статус, в соответствии с которым программа пользователя сможет обращаться к этой области либо произвольным образом, либо только для чтения команд. Границы областей и статус каждой из областей будет устанавливаться ОС программным путём.
Исполнит. адрес Код обращения
Рисунок 1.4 – Защита памяти при относительной адресации
На
рисунке 1.4 каждой i-й
области ЗУ (i=1,2,,
…., β)
соответствуют три регистра защиты: Рг
,
Рг
защ
Цепи засылки информации в эти регистры на рисунке не показаны. Информация в регистры защиты может засылаться программным путём, но только в режиме системы, то-есть при выполнении специальных привилегированных операций. Таким образом, программа пользователя не имеет средств для изменения информации в регистрах защиты.
Регистры
указывают соответственно верхнюю
нижнюю границыi-й
области памяти, отведенной программе
пользователя.
С
каждым из Рг
связано по одной схеме сравнения, Сх.
ср.
i
и Сх.ср.
,
выполняющие сравнение информации ,
находящейся в регистрах
с исполнительным адресом, по которому
предполагается выполнить обращение к
памяти. Если величина, находящаяся в
меньше или равна исполнительному адресу
, то схема Сх.ср.
i
формирует сигнал ≤.
Аналогичным образом, если величина,
находящаяся в регистре
адресу,
схемой Сх.ср.
формируется сигнал
.
Наличие обоих этих сигналов одновременно
свидетельствует о принадлежности
исполнительного адреса i-й
области , отведённый пользователю.
Однако,
для того,чтобы элемент И(&) , на входы
которого поступают сигналы от схем
сравнения Сх.ср.
и Сх.ср.
выработал сигнал разрешения обращения
к памяти, необходимо, чтобы на выходе
Сх.ср.
также появился сигнал ≥.
Регистры защиты Ргзащ и связанные с ними Сх.ср. предназначены для установления различного статуса для различных областей памяти, открытых программе пользователя.
При отсутствии сигнала «Разрешение обращения» программа пользователя прерывается и вызывается операционная система(супервизор).
В режиме системы цепи защиты фактически отключается сигналом «система», формирующим сигнал разрешения.
