- •1.1 Классы устройств вм и систем
- •1.2 Операционные устройства (оу)
- •1.3 Операционный и управляющий автоматы.
- •1.4 Структурная организация оа
- •1.2 Функциональная организация вм и системы (Архитектура системы)
- •1.2.1 Устройство управления (уу). Принцип программного управления
- •1.2.2 Защита информации
- •1.2.3 Страничная адресация
- •1.2.3 Защита информации при страничной адресации
- •1.3 Структуры вычислительных и информационных систем
- •1.3.1 Перспективы совершенствования архитектуры вм и вс
- •Контрольные вопросы
- •2.1 Логические основы вм и информационных систем
- •2.1.1 Комбинационные схемы и цифровые автоматы
- •2.1.2 Функционально полный набор логических элементов
- •2.2 Минимизация переключательных функций
- •2.3 Методы получения сокращенной днф из сднф
- •2.3.1 Метод Квайна-Мак-Класки (алгебраический метод)
- •Метод Квайна (метод импликантных матриц)
- •2.3.3 Метод Квайна – Мак-Класки (с использованием числового представления функций алгебры логики)
- •2.3.4 Минимизация переключательных функций с помощью диаграмм Карно-Вейча
- •2.3.5 Синтез комбинационных и накапливающих схем в базисах и, или, не; и-не; или-не
- •2.3.6 Метод синтеза дискретных схем на базе программируемых логических матриц (плм ) с помощью эволюционных вычислений
- •Контрольные вопросы
- •3.1. Синхронные и асинхронные триггерные схемы на потенциальных элементах
- •Триггер d-типа, dv-типа
- •Триггеры т-типа
- •Схемные варианты триггеров
- •Помехозащищенные триггеры
- •Применение триггерных схем
- •Подавление дребезга контактов
- •Логические состояния и «иголки» («мерцания»)
- •3.2 Контрольные вопросы
- •3.3 Счетчики
- •3.4 Счетчики со сквозным переносом
- •3.5 Синтез счетчиков с модулем счета к≠2n.
- •Вычисление логических условий
- •3.6.1 Схемы сравнения слов с константами
- •3.6.2 Схемы сравнения на равенство
- •Схемы сравнения на больше-меньше
- •Контрольные вопросы
- •4.1 Абстрактная модель цифрового автомата (ца).
- •4.2 Способы задания автоматов. Автоматы Мили и Мура.
- •4.3 Минимизация абстрактных автоматов (аа)
- •4.4 Структурный автомат (са). Канонический метод структурного синтеза автоматов.
- •4.5 Пример канонического метода структурного синтеза автоматов на т-триггерах
- •4.6 Функционирование автоматов во времени
- •4.7 Синтез автоматов Мили и Мура по граф-схеме алгоритма (гса)
- •4.8 Синтез автомата Мура на d-триггерах
- •5.1 Классификация элементов эвм
- •5.2 Характеристики логических элементов
- •Статические параметры логических элементов
- •Динамические параметры логических элементов
- •Диодно-транзисторная логика
- •Транзисторно-транзисторные логические элементы.
- •5.4.1 Транзисторно-транзисторные логические элементы с простым инвертором
- •5.4.2 Транзисторно-транзисторные логические элементы со сложным инвертором
- •5.4.3 Транзисторно-транзисторные логические элементы с диодами Шотки
- •Транзисторные логические элементы, связанные эмиттерами (эсл-элементы, элементы с эмиттерными связями).
- •5.5.1 Электрические схемы и принцип работы логических элементов эсл
- •5.5.2 Основные характеристики и параметры элементов эсл
- •Инжекционная интегральная схемотехника
- •Логические элементы на полевых транзисторах
- •5.7.1 Статические характеристики мдп-транзисторов с индуцированным
- •Инвертор с линейной нагрузкой
- •5.7.4 Инвертор на мдп-транзисторах с нелинейной нагрузкой
- •Инверторы с квазилинейной и токостабилизирующей нагрузками
- •5.7.5 Инверторы на кмдп–транзисторах
- •5.7.6 Логические элементы на полевых мдп-транзисторах с одним типом проводимости
- •5.7.7 Логические элементы на комплементарных кмдп-транзисторах.
- •Физические основы использования элементов информационных систем в оптическом диапазоне
- •Полупроводниковые источники излучения
- •5.8.2 Полупроводниковые приемники излучения
- •5.8.3 Фоторезисторы
- •5.8.4 Фотодиоды
- •5.8.5 Фототранзисторы
- •Оптроны и оптоэлектронные микросхемы.
- •Оптоэлектронные микросхемы
- •6.1 Назначение, основные виды запоминающих устройств (зу)
- •6.2 Структура памяти универсальной эвм
- •6.3 Иерархическая структура зу
- •6.3.1 Оперативная память
- •6.3.2 Регистровая кэш-память
- •6.4 Запоминающие утройства на интегральных микросхемах (имс)
- •Классификация интегральных микросхем памяти
- •6.4.2 Зу на интегральных микросхемах
- •6.4.3 Статическое зу на биполярных транзисторах
- •6.4.4 Запоминающие элементы на моп-структурах
- •6.5 Организация оперативной памяти (оп)
- •6.5.1 Многоблочная оп
- •6.5.2 Оп с многоканальным доступом
- •6.5.3 Оп с расслоением сообщений
- •6.5.4 Включение модулей пзу в адресное пространство оп
- •6.5.5 Переключаемые банки памяти
- •6.6 Буферные (сверхоперативные) зу, кэш-память.
- •6.7 Бзу с прямой адресацией
- •6.8 Зу с стековой адресацией
- •6.9 Зу с магазинной организацией
- •6.10 Буферные зу с ассоциативной адресацией
- •6.11 Постоянные запоминающие устройства (пзу)
- •6.11.1 Пзу с масочным программированием (пзу)
- •6.11.2 Программируемые пзу (ппзу)
- •6.11.3 Программируемые логические матрицы (плм)
- •6.11.4 Логическое проектирование с использованием плм
- •7.1 Устройства и системы цифро-аналогового и аналого-цифрового преобразования сигналов
- •Дискретизация сигналов. Теорема в.А. Котельникова.
- •Узлы цифро-аналоговых средств сопряжения
- •Основные характеристики цап и ацп
- •7.4.1 Схема выборки-хранения
- •7.4.2 Цап с двоично-взвешенными сопротивлениями
- •7.4.3 Цап на основе резистивной матрицы r-2r
- •Аналого-цифровые преобразователи (ацп) последовательного преобразования. Ацп поразрядного уравновешивания. Ацп двойного интегрирования
- •Ацп последовательного преобразования
- •7.5.2 Ацп двойного интегрирования
- •7.5.3 Ацп поразрядного уравновешивания
- •Ацп параллельного преобразования
- •8 Датчики электронных информационных систем безопасности. Организация шин
- •8.2.1. Термометры на рn-переходах
- •Резистивные термометры
- •Принципы работы тензодатчика
- •Полупроводниковые тензодатчики
- •Мостовые схемы
- •Компрессионные акселерометры
- •Сдвиговые акселерометры
- •Калибровка
- •Вибростенды
- •8.9. Преобразователи давления
- •Применения
- •8.10. Датчики смещения
- •8.11. Датчики потока
- •Тепловые измерители потока
- •Механические измерители потока
- •Гидродинамические (аэродинамические) измерители потока
- •Электромагнитные измерители потока
- •Ультразвуковые датчики потока
- •Шина процессор - память
- •Шина ввода/вывода
- •Системная шина
5.4.3 Транзисторно-транзисторные логические элементы с диодами Шотки
К настоящему времени разработано большое количество модификаций ЛЭ ТТЛ, связанных с повышением нагрузочной способности, уменьшением задержек распространения сигналов, обеспечением возможности объединения выходов ЛЭ, уменьшением потребляемой мощности, расширением выполняемых функций, увеличением помехоустойчивости и т. п.
В ЛЭ ТТЛ большинство транзисторов (особенно VT2 и VT4) при переключениях вводятся в режим глубокого насыщения, что приводит к увеличению времени задержки (т.е. снижению быстродействия) за счет времени рассасывания неосновных носителей и к завышенной потребляемой мощности. Применение вместо обычных диодов и транзисторов диодов и транзисторов Шотки (ЛЭ ТТЛШ) исключает насыщение транзисторов и позволяет сократить время задержки распространения сигнала до 3…5 нс.
Рисунок 5.13. Элемент ТТЛ с транзисторами Шотки.
Электрическая схема и принцип работы ЛЭ ТТЛШ, приведенного на рис. 5.13, аналогичны ТТЛ-элементу, показанному на рис. 5.12. Инвертор на транзисторе VT7 позволяет перевести ЛЭ в высокоимпедансное состояние при подаче на вход x3 напряжения высокого уровня. При этом транзистор VT7 входит в режим насыщения, а потенциал коллектора VT2 снижается до уровня UК2 = UКЭнас 0,2В, в результате чего транзисторы VT5 и VT3 оказываются запертыми. Транзистор VT4 также будет закрыт, поскольку даже в случае x1 = x2 = U1 коллекторный ток транзистора VT1 будет протекать не через эмиттерный, а через коллекторный переход транзистора VT2 и насыщенный транзистор VT7.
В приведенной схеме только транзистор VT3 формируется без барьера Шотки, т.к. он не работает в режиме насыщения. Это обеспечивается введением в выходной каскад резистора R6, через который отводится часть эмиттерного тока транзистора VT5.
Использование барьера Шотки в многоэмиттерном транзисторе VT1 способствует уменьшению инверсного коэффициента передачи тока базы i и, следовательно, эмиттерных токов МЭТ при его работе в активном инверсном режиме, что приводит к увеличению нагрузочной способности элемента в состоянии «выключено» (Uвых = U1).
Транзисторные логические элементы, связанные эмиттерами (эсл-элементы, элементы с эмиттерными связями).
Цифровые микросхемы эмиттерно–связанной логики (ЭСЛ) имеют наибольшее быстродействие, достигшее к настоящему времени субнаносекундного диапазона. Такое высокое быстродействие достигнуто исключением насыщенного режима работы транзисторов и уменьшением логического перепада. Последнее обстоятельство объясняется тем, что переключение логического элемента сопровождается зарядкой и перезарядкой паразитных емкостей, обусловливающих переходные процессы в схеме. Поэтому снижение логического перепада способствует уменьшению времени переходных процессов.
Основу ЛЭ ЭСЛ составляет токовый переключатель (ТП), выполненный на основе дифференциального усилителя (рис. 5.14а). Управление таким переключателем осуществляется сигналами отрицательной полярности, под действиями которых проводящим ток оказывается либо плечо с транзистором VT1, либо плечо с транзистором VT2. Протекание тока через то или иное плечо определяется уровнем входного напряжения Uвх, подаваемого на базу транзистора VT1, по отношению к уровню опорного напряжения Uоп, подаваемого на базу транзистора VT2 (рис. 5.14б). Определим соотношения между уровнями Uвх и Uоп, при которых происходит переключение тока в цепях дифференциального усилителя.
Приближенное уравнение ВАХ эмиттерного перехода биполярного транзистора определяется уравнением:
Iэ IsеUБЭ/mT – 1 IsеUБЭ/mT,
где: т – температурный потенциал, значение которого при комнатной температуре составляет 26 мВ, m – коэффициент, характеризующий отклонение ВАХ от экспоненциальной зависимости, имеющий значение для различных концентраций примесей от 1,2 до 1,5 ; Is – ток насыщения, определяемый как обратный ток эмиттерного перехода при закороченом переходе база–коллектор.
Рисунок 5.14. Принцип действия элемента ЭСЛ
На основании этого уравнения аналитические зависимости для эмиттерных токов транзисторов VT1 и VT2 будут иметь вид:
Iэ1 Is е UВХ – E1/mT, Iэ2 Is е UОП – E1/mT,
откуда следует:
Uвх – Е1 = mт ln Iэ1/Is и Uоп – Е1 = mт ln Iэ2/Is.
Вычитая второе уравнения из первого, получим:
Uвх – Uоп = mт ln Iэ1/Is – mт ln Iэ2/Is = mт ln Iэ1/Iэ2.
Будем считать, что транзистор ТП закрыт, если его эмиттерный ток не превышает 1% общего тока I0, т.е. IЭзкр = 0,01Iо. При этом ток открытого транзистора будет IЭоткр = 0,99Iо. В таком случае транзистор VT1 будет закрыт, a VT2 – открыт, если
Uвх – Uоп = mт ln 0,01/0,99 = – mт ln 99.
Учитывая, что ln 99 ≈ 4,6 , а при комнатной температуре mт 30 мВ, получим
Uвх – Uоп = –140мВ.
Транзистор VT1 будет открыт, а VT2– закрыт, если Iэ1 =0,99 I0, а Iэ2 = 0,01I0, т.е. при
Uвх – Uоп = mт ln (0,99/0,01) = 140 мВ
Следовательно, переключение тока из коллекторной цепи транзистора VT1 в коллекторную цепь транзистора VT2 и наоборот происходит при изменении входного напряжения по отношению к опорному на ±140 мВ, что соответствует логическому перепаду Uл = 280 мВ.
В базовых схемах ЛЭ ЭСЛ используется опорное напряжение Uoп = – 1,3 В, а уровни логического 0 и 1 соответственно равны U0 = –1,7 B, U1 = –0,9 В.
Транзисторы токового переключателя не входят в режим насыщения, что позволяет максимально использовать их частотные возможности. Небольшой логический перепад Uл = U1 – U0 0,8 В позволяет использовать в качестве RК1 и RК2 резисторы с малыми сопротивлениями, вследствие чего уменьшается время перезарядки нагрузочных емкостей. Благодаря этим факторам элементы ЭСЛ оказываются более быстродействующими по сравнению с ЛЭ ТТЛ и ТТЛШ.
