- •1.1 Классы устройств вм и систем
- •1.2 Операционные устройства (оу)
- •1.3 Операционный и управляющий автоматы.
- •1.4 Структурная организация оа
- •1.2 Функциональная организация вм и системы (Архитектура системы)
- •1.2.1 Устройство управления (уу). Принцип программного управления
- •1.2.2 Защита информации
- •1.2.3 Страничная адресация
- •1.2.3 Защита информации при страничной адресации
- •1.3 Структуры вычислительных и информационных систем
- •1.3.1 Перспективы совершенствования архитектуры вм и вс
- •Контрольные вопросы
- •2.1 Логические основы вм и информационных систем
- •2.1.1 Комбинационные схемы и цифровые автоматы
- •2.1.2 Функционально полный набор логических элементов
- •2.2 Минимизация переключательных функций
- •2.3 Методы получения сокращенной днф из сднф
- •2.3.1 Метод Квайна-Мак-Класки (алгебраический метод)
- •Метод Квайна (метод импликантных матриц)
- •2.3.3 Метод Квайна – Мак-Класки (с использованием числового представления функций алгебры логики)
- •2.3.4 Минимизация переключательных функций с помощью диаграмм Карно-Вейча
- •2.3.5 Синтез комбинационных и накапливающих схем в базисах и, или, не; и-не; или-не
- •2.3.6 Метод синтеза дискретных схем на базе программируемых логических матриц (плм ) с помощью эволюционных вычислений
- •Контрольные вопросы
- •3.1. Синхронные и асинхронные триггерные схемы на потенциальных элементах
- •Триггер d-типа, dv-типа
- •Триггеры т-типа
- •Схемные варианты триггеров
- •Помехозащищенные триггеры
- •Применение триггерных схем
- •Подавление дребезга контактов
- •Логические состояния и «иголки» («мерцания»)
- •3.2 Контрольные вопросы
- •3.3 Счетчики
- •3.4 Счетчики со сквозным переносом
- •3.5 Синтез счетчиков с модулем счета к≠2n.
- •Вычисление логических условий
- •3.6.1 Схемы сравнения слов с константами
- •3.6.2 Схемы сравнения на равенство
- •Схемы сравнения на больше-меньше
- •Контрольные вопросы
- •4.1 Абстрактная модель цифрового автомата (ца).
- •4.2 Способы задания автоматов. Автоматы Мили и Мура.
- •4.3 Минимизация абстрактных автоматов (аа)
- •4.4 Структурный автомат (са). Канонический метод структурного синтеза автоматов.
- •4.5 Пример канонического метода структурного синтеза автоматов на т-триггерах
- •4.6 Функционирование автоматов во времени
- •4.7 Синтез автоматов Мили и Мура по граф-схеме алгоритма (гса)
- •4.8 Синтез автомата Мура на d-триггерах
- •5.1 Классификация элементов эвм
- •5.2 Характеристики логических элементов
- •Статические параметры логических элементов
- •Динамические параметры логических элементов
- •Диодно-транзисторная логика
- •Транзисторно-транзисторные логические элементы.
- •5.4.1 Транзисторно-транзисторные логические элементы с простым инвертором
- •5.4.2 Транзисторно-транзисторные логические элементы со сложным инвертором
- •5.4.3 Транзисторно-транзисторные логические элементы с диодами Шотки
- •Транзисторные логические элементы, связанные эмиттерами (эсл-элементы, элементы с эмиттерными связями).
- •5.5.1 Электрические схемы и принцип работы логических элементов эсл
- •5.5.2 Основные характеристики и параметры элементов эсл
- •Инжекционная интегральная схемотехника
- •Логические элементы на полевых транзисторах
- •5.7.1 Статические характеристики мдп-транзисторов с индуцированным
- •Инвертор с линейной нагрузкой
- •5.7.4 Инвертор на мдп-транзисторах с нелинейной нагрузкой
- •Инверторы с квазилинейной и токостабилизирующей нагрузками
- •5.7.5 Инверторы на кмдп–транзисторах
- •5.7.6 Логические элементы на полевых мдп-транзисторах с одним типом проводимости
- •5.7.7 Логические элементы на комплементарных кмдп-транзисторах.
- •Физические основы использования элементов информационных систем в оптическом диапазоне
- •Полупроводниковые источники излучения
- •5.8.2 Полупроводниковые приемники излучения
- •5.8.3 Фоторезисторы
- •5.8.4 Фотодиоды
- •5.8.5 Фототранзисторы
- •Оптроны и оптоэлектронные микросхемы.
- •Оптоэлектронные микросхемы
- •6.1 Назначение, основные виды запоминающих устройств (зу)
- •6.2 Структура памяти универсальной эвм
- •6.3 Иерархическая структура зу
- •6.3.1 Оперативная память
- •6.3.2 Регистровая кэш-память
- •6.4 Запоминающие утройства на интегральных микросхемах (имс)
- •Классификация интегральных микросхем памяти
- •6.4.2 Зу на интегральных микросхемах
- •6.4.3 Статическое зу на биполярных транзисторах
- •6.4.4 Запоминающие элементы на моп-структурах
- •6.5 Организация оперативной памяти (оп)
- •6.5.1 Многоблочная оп
- •6.5.2 Оп с многоканальным доступом
- •6.5.3 Оп с расслоением сообщений
- •6.5.4 Включение модулей пзу в адресное пространство оп
- •6.5.5 Переключаемые банки памяти
- •6.6 Буферные (сверхоперативные) зу, кэш-память.
- •6.7 Бзу с прямой адресацией
- •6.8 Зу с стековой адресацией
- •6.9 Зу с магазинной организацией
- •6.10 Буферные зу с ассоциативной адресацией
- •6.11 Постоянные запоминающие устройства (пзу)
- •6.11.1 Пзу с масочным программированием (пзу)
- •6.11.2 Программируемые пзу (ппзу)
- •6.11.3 Программируемые логические матрицы (плм)
- •6.11.4 Логическое проектирование с использованием плм
- •7.1 Устройства и системы цифро-аналогового и аналого-цифрового преобразования сигналов
- •Дискретизация сигналов. Теорема в.А. Котельникова.
- •Узлы цифро-аналоговых средств сопряжения
- •Основные характеристики цап и ацп
- •7.4.1 Схема выборки-хранения
- •7.4.2 Цап с двоично-взвешенными сопротивлениями
- •7.4.3 Цап на основе резистивной матрицы r-2r
- •Аналого-цифровые преобразователи (ацп) последовательного преобразования. Ацп поразрядного уравновешивания. Ацп двойного интегрирования
- •Ацп последовательного преобразования
- •7.5.2 Ацп двойного интегрирования
- •7.5.3 Ацп поразрядного уравновешивания
- •Ацп параллельного преобразования
- •8 Датчики электронных информационных систем безопасности. Организация шин
- •8.2.1. Термометры на рn-переходах
- •Резистивные термометры
- •Принципы работы тензодатчика
- •Полупроводниковые тензодатчики
- •Мостовые схемы
- •Компрессионные акселерометры
- •Сдвиговые акселерометры
- •Калибровка
- •Вибростенды
- •8.9. Преобразователи давления
- •Применения
- •8.10. Датчики смещения
- •8.11. Датчики потока
- •Тепловые измерители потока
- •Механические измерители потока
- •Гидродинамические (аэродинамические) измерители потока
- •Электромагнитные измерители потока
- •Ультразвуковые датчики потока
- •Шина процессор - память
- •Шина ввода/вывода
- •Системная шина
1.2 Функциональная организация вм и системы (Архитектура системы)
Тип машинных элементов информации , способ представления данных, номенклатура операций, форма команд и способы адресации информации – весь этот комплекс факторов, определяющих функциональную организацию (архитектуру ) ВМ и систем, крайне существенно влияет на эффективность ВМ – ее стоимость и производительность. Выбор рационального способа функциональной организации ВМ – чрезвычайно сложная, многопараметрическая задача, алгоритм решения которой неизвестен. Проектирование ВМ и систем в аспекте функциональной организации – своеобразное искусство, опирающееся на знание способов построения ВМ, и понимание степени влияния отдельных решений на эффективность системы.
1.2.1 Устройство управления (уу). Принцип программного управления
Обработка информации в ЭВМ организуется на основе принципа программного управления. Управление работой ВМ производится посредством управляющих слов, называемых командами.
УУ организует выполнение ЭВМ вычислений, начиная с момента ввода в машину программы и кончая вычислениями и выдачей результата.
Выполнение каждой команды, входящей в состав программы, требует, чтобы УУ:
получало из ЗУ команду, выполняемую в настоящий момент;
определяло адрес ячейки ЗУ, хранящей следующую команду;
организовывало выполнение текущей команды;
вырабатывало управляющие сигналы, определяющие время выполнения каждого шага текущей команды.
Код текущей команды передается в УУ из ячейки ЗУ имеющей адрес, найденный в процессе выполнения предыдущей команды. УУ вырабатывает сигнал на выходной шине, имеющей номер соответствующий коду операции, содержащейсяв команде. Тем самым, все устройства ЭВМ подготавливаются к выполнению команды.
Команда предписывает некоторую операцию из числа операций, реализуемых ЭВМ, и указывает операнды, участвующие в операции. Операция задается кодом, соответствующим наименованию операции, и операнды – адресами, определяющими машинные наименования операндов. Алгоритм решения задачи представляется в виде совокупности команд и называется программой.
Организация выполнения текущей команды сводится к подаче УУ ЭВМ сигналов на управляющие шины АЛУ, ОЗУ, УВВ в соответствии с осуществляемым тактом выполняемой команды. Так осуществляется чтение в ОЗУ чисел,участвующих в выполнении команды, передача их в АЛУ, работа последнего, выдача результата и запись его в ОЗУ или хранение результата в регистрах АЛУ. В случае других команд УУ управляет вводом в ЗУ программы вычислений и исходных данных или выдачей результатов во внешнее ЗУ и печатью результатов.
Список операций, реализуемых ВМ, определяется на основе алгоритмов, для выполнения которых предназначается ВМ, и зависит от способа структурной организации ВМ, в частности от состава и порядка взаимодействия устройств, средствами которых реализуется все множество операций. Множество операций разделяются на группы:
основные,
посылочные,
управления,
ввода-вывода,
системные.
Основные операции реализуются процессором и состоят в преобразовании информации, представляющей числа, логические значения и строки символов. В группу основных операций включаются операции двоичной арифметики, логические операции и операции над строками символов.
Посылочные операции состоят в передаче слов информации между процессором и оперативной памятью (ОП).Операции данной группы обеспечивают передачу слов из ОП в процессор – загрузку слов в процессор – и передачу слов из процессора в память – запись слов.
Операции управленияслужат для управления порядком следования команд. Обычно команды выполняются в естественном порядке – в порядке их следования в программе. Операции управления обеспечивают возможность перехода к выполнению команды, размещаемой в любом месте программы. Переходы могут выполняться безусловно, либо в зависимости от условий, определяемых текущими значениями признаков, которые формируются процессором путем анализа результата выполнения предыдущих операций (отрицательные и нулевые результаты, переполнение, потеря значимости и т.д.).
Операции ввода-вывода служат для передачи информации между внешними устройствами и ОП. Операции ввода-вывода обеспечивают чтение информации с устройств ввода, запись информации на устройства вывода и обмен информацией между ОП и внешним ОЗУ.
Системные операции используются для организации мультипрограммной работы ВМ или работы ВМ в составе системы совместно с другими ВМ. Системные операции обеспечивают переключение средств защиты памяти и обмен управляющей информацией между ВМ или процессорами ВС.
Операции выделяются посредством кодов, устанавливающих машинные номера операций. Код операции указывается в команде. Для кодирования операций используются двоичные коды минимальной длины.
Выполнение процессором программы решения задачи представляет собой последовательность операций, осуществляемых в заданном программой порядке. К таким операциям относятся арифметические и логические операции, операции связанные с анализом получающихся результатов, с организацией и управлением процессом вычислений. Обычно каждой такой операции соответствует команда программы.
Командапредставляет собой код определяющий операцию ВМ и данные, участвующие в операции.
В свою очередь, операция (выполнение команды) может быть разделена на более мелкие этапы (микрооперации), во время которых исполняются определенные элементарные действия. Конкретный состав микроопераций и последовательность их выполнения определяются системой команд, логической структурой и особенностями данной ЭВМ . Для разных ЭВМ понятия «операция» и «микрооперация» могут иметь различное содержание. Последовательность микроопераций, реализующих данную операцию (команду) образует микропрограмму операции. Для характеристики временных соотношений между различными этапами операций используется понятие машинный такт. Он определяет интервал времени, в течение которого выполняется одна или одновременно несколько микроопераций процессора. Таким образом, может быть установлена следующая иерархия этапов выполнения программы в процессоре: программа, команда (микропрограмма), микрооперация.
