- •1.1 Классы устройств вм и систем
- •1.2 Операционные устройства (оу)
- •1.3 Операционный и управляющий автоматы.
- •1.4 Структурная организация оа
- •1.2 Функциональная организация вм и системы (Архитектура системы)
- •1.2.1 Устройство управления (уу). Принцип программного управления
- •1.2.2 Защита информации
- •1.2.3 Страничная адресация
- •1.2.3 Защита информации при страничной адресации
- •1.3 Структуры вычислительных и информационных систем
- •1.3.1 Перспективы совершенствования архитектуры вм и вс
- •Контрольные вопросы
- •2.1 Логические основы вм и информационных систем
- •2.1.1 Комбинационные схемы и цифровые автоматы
- •2.1.2 Функционально полный набор логических элементов
- •2.2 Минимизация переключательных функций
- •2.3 Методы получения сокращенной днф из сднф
- •2.3.1 Метод Квайна-Мак-Класки (алгебраический метод)
- •Метод Квайна (метод импликантных матриц)
- •2.3.3 Метод Квайна – Мак-Класки (с использованием числового представления функций алгебры логики)
- •2.3.4 Минимизация переключательных функций с помощью диаграмм Карно-Вейча
- •2.3.5 Синтез комбинационных и накапливающих схем в базисах и, или, не; и-не; или-не
- •2.3.6 Метод синтеза дискретных схем на базе программируемых логических матриц (плм ) с помощью эволюционных вычислений
- •Контрольные вопросы
- •3.1. Синхронные и асинхронные триггерные схемы на потенциальных элементах
- •Триггер d-типа, dv-типа
- •Триггеры т-типа
- •Схемные варианты триггеров
- •Помехозащищенные триггеры
- •Применение триггерных схем
- •Подавление дребезга контактов
- •Логические состояния и «иголки» («мерцания»)
- •3.2 Контрольные вопросы
- •3.3 Счетчики
- •3.4 Счетчики со сквозным переносом
- •3.5 Синтез счетчиков с модулем счета к≠2n.
- •Вычисление логических условий
- •3.6.1 Схемы сравнения слов с константами
- •3.6.2 Схемы сравнения на равенство
- •Схемы сравнения на больше-меньше
- •Контрольные вопросы
- •4.1 Абстрактная модель цифрового автомата (ца).
- •4.2 Способы задания автоматов. Автоматы Мили и Мура.
- •4.3 Минимизация абстрактных автоматов (аа)
- •4.4 Структурный автомат (са). Канонический метод структурного синтеза автоматов.
- •4.5 Пример канонического метода структурного синтеза автоматов на т-триггерах
- •4.6 Функционирование автоматов во времени
- •4.7 Синтез автоматов Мили и Мура по граф-схеме алгоритма (гса)
- •4.8 Синтез автомата Мура на d-триггерах
- •5.1 Классификация элементов эвм
- •5.2 Характеристики логических элементов
- •Статические параметры логических элементов
- •Динамические параметры логических элементов
- •Диодно-транзисторная логика
- •Транзисторно-транзисторные логические элементы.
- •5.4.1 Транзисторно-транзисторные логические элементы с простым инвертором
- •5.4.2 Транзисторно-транзисторные логические элементы со сложным инвертором
- •5.4.3 Транзисторно-транзисторные логические элементы с диодами Шотки
- •Транзисторные логические элементы, связанные эмиттерами (эсл-элементы, элементы с эмиттерными связями).
- •5.5.1 Электрические схемы и принцип работы логических элементов эсл
- •5.5.2 Основные характеристики и параметры элементов эсл
- •Инжекционная интегральная схемотехника
- •Логические элементы на полевых транзисторах
- •5.7.1 Статические характеристики мдп-транзисторов с индуцированным
- •Инвертор с линейной нагрузкой
- •5.7.4 Инвертор на мдп-транзисторах с нелинейной нагрузкой
- •Инверторы с квазилинейной и токостабилизирующей нагрузками
- •5.7.5 Инверторы на кмдп–транзисторах
- •5.7.6 Логические элементы на полевых мдп-транзисторах с одним типом проводимости
- •5.7.7 Логические элементы на комплементарных кмдп-транзисторах.
- •Физические основы использования элементов информационных систем в оптическом диапазоне
- •Полупроводниковые источники излучения
- •5.8.2 Полупроводниковые приемники излучения
- •5.8.3 Фоторезисторы
- •5.8.4 Фотодиоды
- •5.8.5 Фототранзисторы
- •Оптроны и оптоэлектронные микросхемы.
- •Оптоэлектронные микросхемы
- •6.1 Назначение, основные виды запоминающих устройств (зу)
- •6.2 Структура памяти универсальной эвм
- •6.3 Иерархическая структура зу
- •6.3.1 Оперативная память
- •6.3.2 Регистровая кэш-память
- •6.4 Запоминающие утройства на интегральных микросхемах (имс)
- •Классификация интегральных микросхем памяти
- •6.4.2 Зу на интегральных микросхемах
- •6.4.3 Статическое зу на биполярных транзисторах
- •6.4.4 Запоминающие элементы на моп-структурах
- •6.5 Организация оперативной памяти (оп)
- •6.5.1 Многоблочная оп
- •6.5.2 Оп с многоканальным доступом
- •6.5.3 Оп с расслоением сообщений
- •6.5.4 Включение модулей пзу в адресное пространство оп
- •6.5.5 Переключаемые банки памяти
- •6.6 Буферные (сверхоперативные) зу, кэш-память.
- •6.7 Бзу с прямой адресацией
- •6.8 Зу с стековой адресацией
- •6.9 Зу с магазинной организацией
- •6.10 Буферные зу с ассоциативной адресацией
- •6.11 Постоянные запоминающие устройства (пзу)
- •6.11.1 Пзу с масочным программированием (пзу)
- •6.11.2 Программируемые пзу (ппзу)
- •6.11.3 Программируемые логические матрицы (плм)
- •6.11.4 Логическое проектирование с использованием плм
- •7.1 Устройства и системы цифро-аналогового и аналого-цифрового преобразования сигналов
- •Дискретизация сигналов. Теорема в.А. Котельникова.
- •Узлы цифро-аналоговых средств сопряжения
- •Основные характеристики цап и ацп
- •7.4.1 Схема выборки-хранения
- •7.4.2 Цап с двоично-взвешенными сопротивлениями
- •7.4.3 Цап на основе резистивной матрицы r-2r
- •Аналого-цифровые преобразователи (ацп) последовательного преобразования. Ацп поразрядного уравновешивания. Ацп двойного интегрирования
- •Ацп последовательного преобразования
- •7.5.2 Ацп двойного интегрирования
- •7.5.3 Ацп поразрядного уравновешивания
- •Ацп параллельного преобразования
- •8 Датчики электронных информационных систем безопасности. Организация шин
- •8.2.1. Термометры на рn-переходах
- •Резистивные термометры
- •Принципы работы тензодатчика
- •Полупроводниковые тензодатчики
- •Мостовые схемы
- •Компрессионные акселерометры
- •Сдвиговые акселерометры
- •Калибровка
- •Вибростенды
- •8.9. Преобразователи давления
- •Применения
- •8.10. Датчики смещения
- •8.11. Датчики потока
- •Тепловые измерители потока
- •Механические измерители потока
- •Гидродинамические (аэродинамические) измерители потока
- •Электромагнитные измерители потока
- •Ультразвуковые датчики потока
- •Шина процессор - память
- •Шина ввода/вывода
- •Системная шина
1.3 Операционный и управляющий автоматы.
В функциональном и структурном отношении ОУ разделяется на две части: операционный(ОА) и управляющие автоматы (УА) (рис 1.2).
Н Q
D R
ОА |
X
Y
УА |
G
Рисунок 1.2 – Взаимосвязь структурного и операционного автоматов
ОА служит для хранения слов информации, выполнения наборов микроопераций и вычисления значения логических условий, т.е. ОА является структурой, организованной для выполнения действий над информацией.
УА генерирует последовательность управляющих сигналов, предписанную микропрограммой и соответствующую значениям логических условий. Иначе говоря, УА задаёт порядок выполнения действий в ОА, вытекающий из алгоритма выполнения операций. Наименование операции, которую необходимо выполнить в устройстве, определяется кодом g операции.
Любое ОУ – процессор, канал ввода – вывода, УУ внешние устройства – являются композицией ОА и УА.
ОА, реализуя действия над словами информации, является исполнительной частью устройства, работой которого управляет УА, генерирующий необходимые последовательности управляющих сигналов.
Функция ОАопределяется следующей совокупностью сведений:
множеством входных слов D = {d_1,…,d_H}, вводимых в автомат в качестве операндов,
множеством входных слов R = {r_1,…,r_Q}, представляющих результаты операций,
множеством внутренних слов S = {s_1,…,s_N}, используемых для представления информации в процессе выполнения операций. В дальнейшем будем предполагать , что входные и выходные слова совпадают с определенными внутренними словами т.е. D⊆S и R⊆S,
Множеством микроопераций Y= {ym}, m = 1,…, M, реализующих преобразование S =φm (S) над словами информации , где φm- вычислимая функция,
множеством логических условий X = {XL}, l=1,…,L, где Xl=ψl (S)и ψl- булева функция.
Таким образом, функция ОУ задана, если определены множества D, R, S, Y, X. Заметим , что время не является аргументом функции ОУ. Функция устанавливает список действий – микроопераций и логических условий, – которые может выполнять автомат, но никак не определяет порядок следования этих действий во времени. Иначе говоря, функция ОА харрактеризует средства, которые могут быть использованы для вычислений, но не сам вычислительный процесс. Порядок выполнения действий во времени определяется в форме функции УА.
Функция УА – это операторная схема алгоритма (микропрограммы) , функциональными операторами который являются символы y1,…,yM, отождествляемые с микрооперациями, и в качестве логических условий (предикатов) используются булевы переменные x1,…,xL. Операторная схема алгоритма наиболее часто представляется в виде граф-схемы или логической схемы алгоритма. Каждая из этих форм определяет вычислительный процесс в последовательном аспекте – устанавливает порядок проверки логических условий x1,…,xL и порядок следования микроопераций y1,…,yM.
1.4 Структурная организация оа
В общем структура ОУ строится по схеме рисунка 1.3, которая является более детальным представлением схемы рисунка 17.2.
OA R
D X |
|
|
G
Рисунок 1.3 – Структура операционного автомата
ОУ
разделяется на 3 части: память S,
комбинационную схему Ф, реализующую
микрооперации, комбинационную схему
.Поэтому
система уравнений, вычисляющую значение
логических условий. Память S
обеспечивает хранение слов
которые представляют значение операндов
D,
промежуточные значения конечные
результаты R.
Для выполнения микроопераций Y
= {
}
служит комбинационная схема Ф. Управляющие
сигналы Y,
формируемые УА, инициируют выполнение
необходимых микроопераций . Так, если
поступают сигналы
, то схема Ф выполняет две микрооперации
;
,
что сводится к вычислению их значений
;
и присваиваниваю их словам
.
Для вычисления логических условий
служит комбинационная схема
,
реализующая систему булевых функций
,
значения которых представляются
осведомительными сигналами X
= {
}.
УА в соответствии с кодом операцииg генерирует набор управляющих сигналов, который инициирует соответствующий набор микроопераций. Выполнение микроопераций приводит к изменению состояния памяти ОА –
значению
слов
.
Состояние памяти S
отображается множеством осведомительных
сигналов Х , которые анализируются УА-м
для определения следующего набора
микроопераций. Процесс выработки набора
управляющих сигналов, выполнения
микроопераций и вычисления логических
условий занимает один такт времени,
длительность Т которого определяется
быстродействием логических и запоминающих
элементов. Количество тактов зависит
от операции, которую реализует устройство,
и состава системы образующих Z=<Ф,𝞇>
: чем «элементарнее», проще функции Ф и
𝞇,
тем большее число тактов требуется для
выполнения операции. Затраты оборудования
в ОУ, как следует из рисунка 1.3, определяется
суммой
где
- затраты оборудования, приходящиеся
соответственно на память S, комбинационные
схемыФ и 𝞇,
реализующие микрооперации и логические
условия, и управляющий автомат.

S
YA