- •1.1 Классы устройств вм и систем
- •1.2 Операционные устройства (оу)
- •1.3 Операционный и управляющий автоматы.
- •1.4 Структурная организация оа
- •1.2 Функциональная организация вм и системы (Архитектура системы)
- •1.2.1 Устройство управления (уу). Принцип программного управления
- •1.2.2 Защита информации
- •1.2.3 Страничная адресация
- •1.2.3 Защита информации при страничной адресации
- •1.3 Структуры вычислительных и информационных систем
- •1.3.1 Перспективы совершенствования архитектуры вм и вс
- •Контрольные вопросы
- •2.1 Логические основы вм и информационных систем
- •2.1.1 Комбинационные схемы и цифровые автоматы
- •2.1.2 Функционально полный набор логических элементов
- •2.2 Минимизация переключательных функций
- •2.3 Методы получения сокращенной днф из сднф
- •2.3.1 Метод Квайна-Мак-Класки (алгебраический метод)
- •Метод Квайна (метод импликантных матриц)
- •2.3.3 Метод Квайна – Мак-Класки (с использованием числового представления функций алгебры логики)
- •2.3.4 Минимизация переключательных функций с помощью диаграмм Карно-Вейча
- •2.3.5 Синтез комбинационных и накапливающих схем в базисах и, или, не; и-не; или-не
- •2.3.6 Метод синтеза дискретных схем на базе программируемых логических матриц (плм ) с помощью эволюционных вычислений
- •Контрольные вопросы
- •3.1. Синхронные и асинхронные триггерные схемы на потенциальных элементах
- •Триггер d-типа, dv-типа
- •Триггеры т-типа
- •Схемные варианты триггеров
- •Помехозащищенные триггеры
- •Применение триггерных схем
- •Подавление дребезга контактов
- •Логические состояния и «иголки» («мерцания»)
- •3.2 Контрольные вопросы
- •3.3 Счетчики
- •3.4 Счетчики со сквозным переносом
- •3.5 Синтез счетчиков с модулем счета к≠2n.
- •Вычисление логических условий
- •3.6.1 Схемы сравнения слов с константами
- •3.6.2 Схемы сравнения на равенство
- •Схемы сравнения на больше-меньше
- •Контрольные вопросы
- •4.1 Абстрактная модель цифрового автомата (ца).
- •4.2 Способы задания автоматов. Автоматы Мили и Мура.
- •4.3 Минимизация абстрактных автоматов (аа)
- •4.4 Структурный автомат (са). Канонический метод структурного синтеза автоматов.
- •4.5 Пример канонического метода структурного синтеза автоматов на т-триггерах
- •4.6 Функционирование автоматов во времени
- •4.7 Синтез автоматов Мили и Мура по граф-схеме алгоритма (гса)
- •4.8 Синтез автомата Мура на d-триггерах
- •5.1 Классификация элементов эвм
- •5.2 Характеристики логических элементов
- •Статические параметры логических элементов
- •Динамические параметры логических элементов
- •Диодно-транзисторная логика
- •Транзисторно-транзисторные логические элементы.
- •5.4.1 Транзисторно-транзисторные логические элементы с простым инвертором
- •5.4.2 Транзисторно-транзисторные логические элементы со сложным инвертором
- •5.4.3 Транзисторно-транзисторные логические элементы с диодами Шотки
- •Транзисторные логические элементы, связанные эмиттерами (эсл-элементы, элементы с эмиттерными связями).
- •5.5.1 Электрические схемы и принцип работы логических элементов эсл
- •5.5.2 Основные характеристики и параметры элементов эсл
- •Инжекционная интегральная схемотехника
- •Логические элементы на полевых транзисторах
- •5.7.1 Статические характеристики мдп-транзисторов с индуцированным
- •Инвертор с линейной нагрузкой
- •5.7.4 Инвертор на мдп-транзисторах с нелинейной нагрузкой
- •Инверторы с квазилинейной и токостабилизирующей нагрузками
- •5.7.5 Инверторы на кмдп–транзисторах
- •5.7.6 Логические элементы на полевых мдп-транзисторах с одним типом проводимости
- •5.7.7 Логические элементы на комплементарных кмдп-транзисторах.
- •Физические основы использования элементов информационных систем в оптическом диапазоне
- •Полупроводниковые источники излучения
- •5.8.2 Полупроводниковые приемники излучения
- •5.8.3 Фоторезисторы
- •5.8.4 Фотодиоды
- •5.8.5 Фототранзисторы
- •Оптроны и оптоэлектронные микросхемы.
- •Оптоэлектронные микросхемы
- •6.1 Назначение, основные виды запоминающих устройств (зу)
- •6.2 Структура памяти универсальной эвм
- •6.3 Иерархическая структура зу
- •6.3.1 Оперативная память
- •6.3.2 Регистровая кэш-память
- •6.4 Запоминающие утройства на интегральных микросхемах (имс)
- •Классификация интегральных микросхем памяти
- •6.4.2 Зу на интегральных микросхемах
- •6.4.3 Статическое зу на биполярных транзисторах
- •6.4.4 Запоминающие элементы на моп-структурах
- •6.5 Организация оперативной памяти (оп)
- •6.5.1 Многоблочная оп
- •6.5.2 Оп с многоканальным доступом
- •6.5.3 Оп с расслоением сообщений
- •6.5.4 Включение модулей пзу в адресное пространство оп
- •6.5.5 Переключаемые банки памяти
- •6.6 Буферные (сверхоперативные) зу, кэш-память.
- •6.7 Бзу с прямой адресацией
- •6.8 Зу с стековой адресацией
- •6.9 Зу с магазинной организацией
- •6.10 Буферные зу с ассоциативной адресацией
- •6.11 Постоянные запоминающие устройства (пзу)
- •6.11.1 Пзу с масочным программированием (пзу)
- •6.11.2 Программируемые пзу (ппзу)
- •6.11.3 Программируемые логические матрицы (плм)
- •6.11.4 Логическое проектирование с использованием плм
- •7.1 Устройства и системы цифро-аналогового и аналого-цифрового преобразования сигналов
- •Дискретизация сигналов. Теорема в.А. Котельникова.
- •Узлы цифро-аналоговых средств сопряжения
- •Основные характеристики цап и ацп
- •7.4.1 Схема выборки-хранения
- •7.4.2 Цап с двоично-взвешенными сопротивлениями
- •7.4.3 Цап на основе резистивной матрицы r-2r
- •Аналого-цифровые преобразователи (ацп) последовательного преобразования. Ацп поразрядного уравновешивания. Ацп двойного интегрирования
- •Ацп последовательного преобразования
- •7.5.2 Ацп двойного интегрирования
- •7.5.3 Ацп поразрядного уравновешивания
- •Ацп параллельного преобразования
- •8 Датчики электронных информационных систем безопасности. Организация шин
- •8.2.1. Термометры на рn-переходах
- •Резистивные термометры
- •Принципы работы тензодатчика
- •Полупроводниковые тензодатчики
- •Мостовые схемы
- •Компрессионные акселерометры
- •Сдвиговые акселерометры
- •Калибровка
- •Вибростенды
- •8.9. Преобразователи давления
- •Применения
- •8.10. Датчики смещения
- •8.11. Датчики потока
- •Тепловые измерители потока
- •Механические измерители потока
- •Гидродинамические (аэродинамические) измерители потока
- •Электромагнитные измерители потока
- •Ультразвуковые датчики потока
- •Шина процессор - память
- •Шина ввода/вывода
- •Системная шина
Применение триггерных схем
Подавление дребезга контактов
Рисунок 3.14 – Схема подавления дребезга контактов
Синхронизатор импульсов. Схема рисунка 3.14 открывает вентиль
всякий раз, когда ключ замкнут, независимо от фазы подаваемой на него импульсной последовательности, поэтому первый или последний импульс могут оказаться укороченными. В некоторых случаях важно, чтобы все тактовые импульсы имели только полные периоды. Тогда используется схема рисунка 3.15:
Рисунок 3.15 – Синхронизатор импульсов
Сигнал на вход D-триггера может поступать не только от ключа с подавителем дребезга, но и от других схем.
Логические состояния и «иголки» («мерцания»)
Что произойдет, если в схеме (см.рис.3.15) использовать для переброса триггера положительный перепад? С ПУСКОМ схемы нажать в момент, когда на входе действует НИЗКИЙ уровень, произойдет весьма неприятная вещь. Последний вентиль (3) И-НЕ будет открыт до тех пор, пока на выходе триггера не установится низкий уровень (задержка для ТТЛ20 нс, для КМОП – 100 нс и более), на выходе схемы возникает короткий «всплеск» или «иголка». Это классический пример логического состязания. Принимая определенные меры предосторожности подобных ситуаций можно избежать.
«Иголки» - это страшная вещь, если они присутствуют в схемах. Помимо всего прочего, их практически невозможно увидеть на осциллографе и можно просто не знать об их существовании. «Иголки» могут самым произвольнымобразом тактировать цепочки триггеров; они могут расширяться или сужатся до полного исчезновения, проходя через вентили или инверторы.
3.2 Контрольные вопросы
1. Базовая схем триггера типа RS.
2. Синхронные и асинхронные триггеры, основное назначение синхронизации.
3.Одно- и двухтактные структуры триггеров.
4. Схемные варианты триггеров.
3.3 Счетчики
Счетчиком называется узел ВМ, предназначенный для подсчета числа входных сигналов. Счетчики используются в ВМ для образования последовательных адресов команд, для счета количества циклов выполнения операций и т.п.
Счетчики работают в двух режимах: длительном и управляющем.
Длительный режим связан с одним из наиболее частых применений счетчика в качестве делителя частоты. В этом применении не имеет значения соответствие информации, записанной в разрядах счетчика в каждый данный момент, числу поступивших на его вход импульсов – основной задачей счетчика является деление (уменьшение) частоты входных импульсов.
Управляющий режим работы счетчика связан с необходимостью считывания информации о количестве поступивших импульсов после каждого такта события.
При использовании счетчика в качестве делителя частоты допустимая частота счетных импульсов определяется скоростными свойствами первого разряда независимо от вида применяемого поразрядного переноса.
Счетчики подразделяются на суммирующие, вычитающие (нереверсивные) и реверсивные.
Суммирующий счетчик предназначен для выполнения счета в прямом направлении, то есть для сложения. С приходом очередного счетного импульса на вход счетчика, его показание увеличивается на единицу.
Вычитающий счетчик предназначен для выполнения счета в обратном направлении, то есть в режиме вычитания. Каждый счетный импульс, поступивший на вход счетчика, уменьшает его показания на единицу.
Реверсивными называются такие счетчики, которые предназначены для выполнения счета как в прямом, так и в обратном направлении, то есть могут работать в режиме сложения и вычитания.
Счетчики могут быть построены:
на основе счетных триггеров,
на основе регистров и кольцевых схем (сдвигающие счетчики),
на основе многоустойчивых схем.
Основными характеристиками счетчика являются:
модуль счета или коэффициент пересчета К счетчика,
быстродействие.
Коэффициент пересчета К характеризует число устойчивых состояний счетчика, то-есть предельное число импульсов, которое может быть сосчитано счетчиком. Например, при К=8 счетчик будет иметь 8 устойчивых состояний и каждый восьмой импульс, поступивший на его вход, будет возвращать счетчик в первоначальное состояние.
Счетный триггер является простейшим счетчиком, осуществляющим подсчет импульсов по модулю 2. Соединив несколько счетных триггеров определенным образом, можно получить схему многоразрядного счетчика.
Рисунок
3.16 – Асинхронный двоичный счетчик с
последовательным переносом и таблица
его состояний
Таблица 3.3
fcr |
Q4 |
Q3 |
Q2 |
Q1 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
2 |
0 |
0 |
1 |
0 |
3 |
0 |
0 |
1 |
1 |
4 |
0 |
1 |
0 |
0 |
5 |
0 |
1 |
0 |
1 |
6 |
0 |
1 |
1 |
0 |
7 |
0 |
1 |
1 |
1 |
8 |
1 |
0 |
0 |
0 |
9 |
1 |
0 |
0 |
1 |
10 |
1 |
0 |
1 |
0 |
11 |
1 |
0 |
1 |
1 |
12 |
1 |
1 |
0 |
0 |
13 |
1 |
1 |
0 |
1 |
14 |
1 |
1 |
1 |
0 |
15 |
1 |
1 |
1 |
1 |
Обычно счетчик имеет цепь установки в 0, однако начальное его состояние не обязательно нулевое. Начальное состояние может устанавливаться передачей в счетчик коданекоторого числа и с него уже будет начинатьсяоперация счета единиц. Такой режим характерен, например, при образовании последовательности адресов команд при заданном исходном адресе.
Основной особенностью асинхронного счетчика является зависимость длительности переходного процесса в счетчике от его разрядности. С ростом разрядности счетчика понижается предельная частота его работы. Это объясняется тем, что с ростом разрядности счетчика n будет возрастать задержка поступления сигнала на вход с некоторого j-го разряда относительно времени поступления входного сигнала fcrна вход с младшего разряда счетчика. Такая задержка может привести к искажению информации в счетчике. Для повышения быстродействия счетчики выполняют с параллельным переносом, показанный на рис. 3.17.
Рисунок 3.17 – Синхронный суммирующий счетчик (двоичный) с параллельным переносом.
Рисунок 3.18 – Синхронный вычитающий счетчик с параллельным переносом.
Отличительной особенностью счетчиков с параллельным переносом является то, что выходы всех предшествующих каскадов (разрядов) подаются на информационные входы J и К последующих триггеров. Длительность переходного процесса в таком счетчике равна длительности переключения одного разряда. Из схемы видно, что с возрастанием порядкового номера триггера увеличивается число входов в элементах И JK-триггеров. А так как число входов J и К и нагрузочная способность выходов триггеров ограничены, то и разрядность счетчика с параллельным переносом невелика и обычно равна 4. Поэтому, при числе разрядов счетчика большем максимального числа входов J и К, счетчик разбивают на группы и внутри каждой группы строят цепи параллельного переноса.
Такой подход удобен и потому, что счетчик часто реализуют в виде ИС в отдельном корпусе. В этом случае при последовательном переносе просто осуществляется увеличение разрядности счетчика.
Реверсивные счетчики выполняют операцию суммирования и вычитания импульсов. В зависимости от требований к схеме управления могут быть построены реверсивные счетчики 2 типов:
с одним счетным и двумя управляющими входами,
с двумя счетными входами.
Реверсивный счетчик первого типа осуществляет суммирование или вычитание импульсов, поступающих на счетный вход в зависимости от разрешающего уровня на управляющих входах.
В реверсивных счетчиках второго типа по одному входу поступают импульсы для сложения, по второму – для вычитания. Для этих счетчиков не требуется дополнительных уровней управления.
Рисунок 3.19 – Асинхронный реверсивный счетчик
В составе ИМС счетчики обозначаются ИЕ:
ИЕ1 – декадный счетчик (К155)
ИЕ2 – двоично-десятичный счетчик (К155)
ИЕ2 – 5-разрядный счетчик (164, 176)
ИЕ3 – счетчик по mod 6 (К176)
ИЕ4 - счетчик по mod 10 (К176)
ИЕ4 - счетчик-делитель на 12 (133, К155)
ИЕ5 – двоичный счетчик (133, К155,
1
4
13
8 9
1 134 ИЕ5
10
2 12
Рисунок 3.20 – Функциональная схема счетчика К134ИЕ5
При использовании обратной связи можно выполнять схемы счетчиков с любым коэффициентом пересчета.
Рисунок 3.21 – Двоичные счетчики с К=3 и К=10
Счетчики представляют собой автоматы Мура, в которых новое состояние определяется его предыдущим состоянием и значением логической переменной на входе.
По порядку изменения состояния могут быть счетчики:
с естественным и
с произвольным (принудительным) порядком изменения состояния.
В счетчиках с естественнымпорядкомизменениясостояния значение кода каждого последующего состояния счетчика отличается на единицу от кода предыдущего состояния.
В счетчиках с произвольным порядком изменения состояния значения кодов соседних состояний могут отличаться более чем на единицу.
