Триггер d-типа, dv-типа

Триггер D-типа, DV-типа – это логическое устройство с двумя устойчивыми состояниями и одним информационным входом D (от delay – задержка, замедление).

Простейшим видом такого триггера является асинхронный D-триггер (a).

Таблица 3.3

0	0
1	1

(3.8)

Уравнение 3.8 показывает, что состояние D-триггера в момент времени совпадает с кодом входного сигнала в момент времени , т.е. осуществляется задержка входного сигнала.

Рисунок 3.5 – Функциональная схема D-триггера

Однако его схема не имеет практического применения, так как функцию D-триггера выполняет схема, состоящая из двух последовательно включенных инверторов. Наибольший интерес представляют синхронные триггеры, нашедшие широкое распространение в ИС.

Рисунок 3.6 – D-триггер двухступенчатого типа

По формальной классификации D-триггеры маркируются буквами TM, например, K155TM2, TM5, TM8 и т.д.

TM2 – два D-триггера (133, 130, 134, К155 серии)

TM5 – четыре D-триггера (серии 133, К155)

TM7 – четыре D-триггера с прямым и инверсным выходами (133, К155)

TM8 – счетверенный D-триггер (К155)

Триггеры т-типа

Триггером Т-типа (счетный триггер) называют логическое устройство с двумя устойчивыми состояниями и одним входом Т, изменяющее свое состояние на противоположное всякий раз, когда на вход Т поступает управляющий сигнал.

Таблица 3.4

1
0

Рисунок 3.7 –Т-триггер на основе RS-триггера.

Рисунок 3.8 –Т-триггер на основе D-триггера.

JK-триггер

Триггером JK-типа называется устройство с двумя устойчивыми состояниями и двумя входами J и K, которое при условии осуществляет инверсию предыдущего состояния (т.е. при ), а в остальных случаях функционирует в соответствии с таблицей истинности RS-триггера, при этом вход J эквивалентен входу S, а вход К – входу R.

Логическое уравнение триггера, составленное на основе таблицы истинности, имеет вид:

(3.9)

Рисунок 3.9 –JK-триггер, выполненный по варианту MSс запрещающими связями с элементов 3,4 на 1 и 2.

Таблица 3.5

J	K
0	0
0	1	0
1	0	1
1	1

Таблица 3.5a – Полная таблица переключений JK-триггера

J	K	Qn	Qn+1
0	0	0	JK 0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	0

	00	01	11	10
0	0	0	1	1
1	1	0	0	1

Рисунок 3.10 – JK- триггер системы ТТЛ

Рисунок 3.11 – Варианты построения триггерных схем на JK – триггере.

В серии ТТЛ JK-триггер имеет маркировку TB.

TB1 – JK-триггер с логикой на входе ЗИ (133, К155, 130, К131, 134)

TB14 – двойной JK-триггер (134)

TB9П – два JK-триггера (К531)

TB10П – два JK-триггера (К531)

TB11П – сдвоенный JK-триггер (К531)