- •1.1 Классы устройств вм и систем
- •1.2 Операционные устройства (оу)
- •1.3 Операционный и управляющий автоматы.
- •1.4 Структурная организация оа
- •1.2 Функциональная организация вм и системы (Архитектура системы)
- •1.2.1 Устройство управления (уу). Принцип программного управления
- •1.2.2 Защита информации
- •1.2.3 Страничная адресация
- •1.2.3 Защита информации при страничной адресации
- •1.3 Структуры вычислительных и информационных систем
- •1.3.1 Перспективы совершенствования архитектуры вм и вс
- •Контрольные вопросы
- •2.1 Логические основы вм и информационных систем
- •2.1.1 Комбинационные схемы и цифровые автоматы
- •2.1.2 Функционально полный набор логических элементов
- •2.2 Минимизация переключательных функций
- •2.3 Методы получения сокращенной днф из сднф
- •2.3.1 Метод Квайна-Мак-Класки (алгебраический метод)
- •Метод Квайна (метод импликантных матриц)
- •2.3.3 Метод Квайна – Мак-Класки (с использованием числового представления функций алгебры логики)
- •2.3.4 Минимизация переключательных функций с помощью диаграмм Карно-Вейча
- •2.3.5 Синтез комбинационных и накапливающих схем в базисах и, или, не; и-не; или-не
- •2.3.6 Метод синтеза дискретных схем на базе программируемых логических матриц (плм ) с помощью эволюционных вычислений
- •Контрольные вопросы
- •3.1. Синхронные и асинхронные триггерные схемы на потенциальных элементах
- •Триггер d-типа, dv-типа
- •Триггеры т-типа
- •Схемные варианты триггеров
- •Помехозащищенные триггеры
- •Применение триггерных схем
- •Подавление дребезга контактов
- •Логические состояния и «иголки» («мерцания»)
- •3.2 Контрольные вопросы
- •3.3 Счетчики
- •3.4 Счетчики со сквозным переносом
- •3.5 Синтез счетчиков с модулем счета к≠2n.
- •Вычисление логических условий
- •3.6.1 Схемы сравнения слов с константами
- •3.6.2 Схемы сравнения на равенство
- •Схемы сравнения на больше-меньше
- •Контрольные вопросы
- •4.1 Абстрактная модель цифрового автомата (ца).
- •4.2 Способы задания автоматов. Автоматы Мили и Мура.
- •4.3 Минимизация абстрактных автоматов (аа)
- •4.4 Структурный автомат (са). Канонический метод структурного синтеза автоматов.
- •4.5 Пример канонического метода структурного синтеза автоматов на т-триггерах
- •4.6 Функционирование автоматов во времени
- •4.7 Синтез автоматов Мили и Мура по граф-схеме алгоритма (гса)
- •4.8 Синтез автомата Мура на d-триггерах
- •5.1 Классификация элементов эвм
- •5.2 Характеристики логических элементов
- •Статические параметры логических элементов
- •Динамические параметры логических элементов
- •Диодно-транзисторная логика
- •Транзисторно-транзисторные логические элементы.
- •5.4.1 Транзисторно-транзисторные логические элементы с простым инвертором
- •5.4.2 Транзисторно-транзисторные логические элементы со сложным инвертором
- •5.4.3 Транзисторно-транзисторные логические элементы с диодами Шотки
- •Транзисторные логические элементы, связанные эмиттерами (эсл-элементы, элементы с эмиттерными связями).
- •5.5.1 Электрические схемы и принцип работы логических элементов эсл
- •5.5.2 Основные характеристики и параметры элементов эсл
- •Инжекционная интегральная схемотехника
- •Логические элементы на полевых транзисторах
- •5.7.1 Статические характеристики мдп-транзисторов с индуцированным
- •Инвертор с линейной нагрузкой
- •5.7.4 Инвертор на мдп-транзисторах с нелинейной нагрузкой
- •Инверторы с квазилинейной и токостабилизирующей нагрузками
- •5.7.5 Инверторы на кмдп–транзисторах
- •5.7.6 Логические элементы на полевых мдп-транзисторах с одним типом проводимости
- •5.7.7 Логические элементы на комплементарных кмдп-транзисторах.
- •Физические основы использования элементов информационных систем в оптическом диапазоне
- •Полупроводниковые источники излучения
- •5.8.2 Полупроводниковые приемники излучения
- •5.8.3 Фоторезисторы
- •5.8.4 Фотодиоды
- •5.8.5 Фототранзисторы
- •Оптроны и оптоэлектронные микросхемы.
- •Оптоэлектронные микросхемы
- •6.1 Назначение, основные виды запоминающих устройств (зу)
- •6.2 Структура памяти универсальной эвм
- •6.3 Иерархическая структура зу
- •6.3.1 Оперативная память
- •6.3.2 Регистровая кэш-память
- •6.4 Запоминающие утройства на интегральных микросхемах (имс)
- •Классификация интегральных микросхем памяти
- •6.4.2 Зу на интегральных микросхемах
- •6.4.3 Статическое зу на биполярных транзисторах
- •6.4.4 Запоминающие элементы на моп-структурах
- •6.5 Организация оперативной памяти (оп)
- •6.5.1 Многоблочная оп
- •6.5.2 Оп с многоканальным доступом
- •6.5.3 Оп с расслоением сообщений
- •6.5.4 Включение модулей пзу в адресное пространство оп
- •6.5.5 Переключаемые банки памяти
- •6.6 Буферные (сверхоперативные) зу, кэш-память.
- •6.7 Бзу с прямой адресацией
- •6.8 Зу с стековой адресацией
- •6.9 Зу с магазинной организацией
- •6.10 Буферные зу с ассоциативной адресацией
- •6.11 Постоянные запоминающие устройства (пзу)
- •6.11.1 Пзу с масочным программированием (пзу)
- •6.11.2 Программируемые пзу (ппзу)
- •6.11.3 Программируемые логические матрицы (плм)
- •6.11.4 Логическое проектирование с использованием плм
- •7.1 Устройства и системы цифро-аналогового и аналого-цифрового преобразования сигналов
- •Дискретизация сигналов. Теорема в.А. Котельникова.
- •Узлы цифро-аналоговых средств сопряжения
- •Основные характеристики цап и ацп
- •7.4.1 Схема выборки-хранения
- •7.4.2 Цап с двоично-взвешенными сопротивлениями
- •7.4.3 Цап на основе резистивной матрицы r-2r
- •Аналого-цифровые преобразователи (ацп) последовательного преобразования. Ацп поразрядного уравновешивания. Ацп двойного интегрирования
- •Ацп последовательного преобразования
- •7.5.2 Ацп двойного интегрирования
- •7.5.3 Ацп поразрядного уравновешивания
- •Ацп параллельного преобразования
- •8 Датчики электронных информационных систем безопасности. Организация шин
- •8.2.1. Термометры на рn-переходах
- •Резистивные термометры
- •Принципы работы тензодатчика
- •Полупроводниковые тензодатчики
- •Мостовые схемы
- •Компрессионные акселерометры
- •Сдвиговые акселерометры
- •Калибровка
- •Вибростенды
- •8.9. Преобразователи давления
- •Применения
- •8.10. Датчики смещения
- •8.11. Датчики потока
- •Тепловые измерители потока
- •Механические измерители потока
- •Гидродинамические (аэродинамические) измерители потока
- •Электромагнитные измерители потока
- •Ультразвуковые датчики потока
- •Шина процессор - память
- •Шина ввода/вывода
- •Системная шина
2.3.6 Метод синтеза дискретных схем на базе программируемых логических матриц (плм ) с помощью эволюционных вычислений
В эволюционные вычислениявключаются генетические алгоритмы, эволюционные стратегии, генетическое программирование. В данном методе используется эволюционная стратегия. Исходными данными является переключательная функция синтезируемого устройства в виде таблицы истинности. Изначально случайным образом формируется множество потенциальных решений, каждое из которых представляет собой описание соединений в матрицах И, ИЛИ. Полученные хромосомы видоизменяются с помощью таких генетических операторов, как селекция и мутация. Каждое решение (хромосома) оценивается с помощью fitness-функции. В предложенном методе введена динамическая величина вероятности мутации, что позволило синтезировать схемы большой размерности, сократить временные затраты на синтез схем и улучшить сходимость решения задачи.
Для представления ПЛМ в виде хромосомы введены следующие обозначения:
N – число входных наборов по таблице истинности, n – номер входного набора,
K – число входных переменных,k- номер входной переменной,M – число выходных переменных,
I – число вертикальных (промежуточных) шин, i – номер вертикальной шины,
J –число горизонтальных шин матрицы ИЛИ, j – номер горизонтальной шины.
C учетом введенных обозначений общий вид таблицы истинности представлен на рис. 2.11.
Таблица истинности |
|
xK1 … xk1 … x21x11 |
|
xK2 … xk2 … x22x12 |
|
. . . . . . . . |
. . . . . . . . |
xKn … xkn … x2nx1n |
|
. . . . . . . . |
. . . . . . . . |
xKN … xkN … x2N x1N |
|
Рисунок 2.11 – Общий вид таблицы истинности
Структура и способ кодирования ПЛМ представлены на рис. 2.12.
Рисунок 2.12 – Структура ПЛМ и способ кодирования
Представление
матрицы элементов И: описываются узлы
промежуточных шин (сверху вниз и слева
направо). Каждый узел матрицы И описывается
2 генами: первый ген
определяет
наличие соединения в анализируемом
узле (1 – соединение есть, 0 – отсутствует),
второй ген
определяет
тип входа (1 – прямой вход, 0 – инверсный).
Представление
матрицы элементов ИЛИ: описываются узлы
выходных шин матрицы ИЛИ – слева направо
и сверху вниз. На каждый узел матрицы
ИЛИ отводится 1 ген
(1 – наличие соединения, 0 – отсутствие).Число
горизонтальных шин матрицы равно числу
выходных переменных таблицы истинности.
В хромосоме представляются все элементы И, затем ИЛИ. Хромосома имеет следующий вид:
Алгоритм разработанного метода синтеза дискретных схем на базе ПЛМ, представлен ниже.
Исходными данными для алгоритма являются:
Переключательная функция синтезируемого устройства в виде таблицы истинности. – число хромосом в популяции;Ngen – число генераций.
Параметры структуры ПЛМ:
I– число промежуточных шин.Максимально возможное число промежуточных шин равно числу строк таблицы истинности (2K).
J– число выходных горизонтальных шин.
1. Инициализация. Формирование исходной популяции происходит случайным образом: создается начальная популяция, состоящая из хромосом, число которых определяется параметром .
2. Оценка каждой хромосомы в популяции по формуле 2.28.
Синтезированные логические схемы оцениваются с помощью fitness-функций (F1и F2), которые определяются следующим образом. На первом этапе находится схема, функционирующая в соответствии с заданной таблицей истинности (F1).
F1определяет процент совпадений значений выходов полученной схемы в соответствии с заданной таблицей истинности и равен:
|
(2.11) |
где
– число совпадений значений заданной
и синтезируемой функций, расположенных
на анализируемых наборах таблицы
истинности для всех выходов схемы; r
– значнось
функции; rK
– число строк таблицы истинности;
Noutput–
число выходов в схеме.
Если F1=100%, то полученная схема функционирует в соответствии с таблицей истинности, и ее можно оптимизировать согласно выбранным критериям. Далее вычисляется F2.
После получения схемы, функционирующей в соответствии с таблицей истинности (F1=100%) происходит процесс оптимизации промежуточных шин (или максимизация числа неиспользуемых промежуточных шин ПЛМ).
, (2.12)
где I– заданное число промежуточных шин;
Ivacant – число неиспользованных промежуточных шин в синтезированной ПЛМ:
|
(2.13) |
3. Определение значения вероятности мутации для каждого узла ПЛМ.
Значение вероятности мутации для каждого узла ПЛМ определяется вероятностью включения анализируемого узла. Если вероятность близка к 1, то узел включается. Определение значений вероятности мутации зависит от типа генов хромосомы. Хромосома описывается тремя типами генов: наличие соединения в узле матрицы И, использование прямого или инверсного входа, наличие соединения в матрице ИЛИ. Соответственно, предложено для каждого гена, в зависимости от его типа использовать динамическое значение вероятности мутации. Значение вероятностей мутации для каждого гена определяется на основании значений генов в хромосоме, значений входных переменных и значений функции в таблице истинности.
–
вероятность нахождения узла во включенном
состоянии матрицы ИЛИ.
(2.31)
– вероятность
наличия соединения в узлах матрицы И.
Для
определения вероятности нахождения
узла матрицы И во включенном
состоянии необходимы значения генов
матриц И, ИЛИ, сформированные ранее на
анализируемой промежуточной шине i
изначения
поданного входного набора nпо
таблице истинности.
(2.14)
– вероятность
использования значения прямого или
инверсного входа.
(2.15)
4. Селекция: на основе значений fitness-функции выбираются хромосомы-кандидаты для мутации.
5. Мутация: в выбранных ранее хромосомах п.4 с вероятностью по п.3 меняются значения генов.
Вычисляется fitness-функции для каждой хромосомы.
Если число генераций Ngen не превышает заданного значения, то оно увеличивается на единицу. Сформированная новая популяция рассматривается как текущая, после чего алгоритм продолжается с пункта 3. В противном случае – с пункта 8.
Результат: в последней популяции определяется хромосома с F1=100% и максимальным значением F2, что и является решением задачи.
Предложенный метод позволяет осуществлять реализацию функций большого числа входных переменных (до 18) с учетом ряда ограничений.
