1.1.1. Матрицы стандартных ячеек

В основе метода лежит иерархическое представление логического проекта. На нижнем уровне находятся стандартные логические ячейки, которые, по сути, являются заказными ИС. Их топология и электрические параметры хранятся в специальной библиотеке. При проектировании конкретной БИС стандартная ячейка вызывается из библиотеки и помещается в определённый ряд на кристалле. Затем осуществляется трассировка.

1.1.2. Программируемые логические матрицы

ПЛМотносятся к регулярным структурам, реализующим комбинационную логику в виде дизъюнктивных нормальных форм и последовательностную логику в виде конечных автоматов с внешними обратными связями. Реализация ПЛМ происходит путём нанесения металлизации по специально выделенным каналам или удаления ранее созданных лишних соединений путём их выжигания.

1.1.3. Аналоговые матрицы (ам)

Аналоговые матрицы состоят из ячеек-подсхем. Исторически за критерий классификации подсхем была принята функциональность, то есть факт выполнения подсхемой какой-то функции. Однако по мере развития электроники выделенных и обособленных функций оказалось чрезвычайно много. Исчезла всякая возможность их минимизации и унификации, что необходимо для синтеза сложных систем. Именно поэтому тормозилось и продолжает тормозиться развитие матричных аналоговых БИС.

Заказные схемы позволяют получить лучшие технические характеристики по сравнению с аналогичными полузаказными. Однако, стоимость и сроки разработки при этом больше. В то же время, себестоимость изготовления отдельной схемы, как правило, ниже. Применять методологию заказного проектирования целесообразно в случае, когда предполагается изготовление большой партии ИС.

Современный уровень полупроводниковой технологии позволяет реализовывать на кристалле одновременно процессоры, память, цифровую логику, аналоговые схемы, интерфейсы и т.д. Такая специализированная сверхбольшая интегральная схема называется «система на кристалле». Разработка СнК требует качественно новой методологии проектирования. Традиционные САПР СБИС дополняются верхним системным уровнем проектирования, единым как для разработки СБИС СнК, так и аппаратуры на их основе. В основе методологии лежит многократное повторное использование на всех этапах проектирования СнК ранее созданнойинтеллектуальной собственности (Intellectualproperty –IP) в виде разработанных и сертифицированных IP-блоков процессоров, памяти, цифровых и аналоговых блоков, датчиков и т.д.

Примечание:Узаконенный перевод: Intellectualproperty–IP–Сложнофункциональный – СФ.

2. Классификация параметров интегральных схем

Параметры ИС можно классифицировать следующим образом:

• Общие;

• Внешние;

• Внутренние;

• Выходные.

Общие параметры являются предметом интереса разработчиков аппаратуры на основе ИС. К ним относятся, например, такие параметры, как стоимость, габариты, вес.

Внешние параметры– это параметры внешней, по отношению к объекту, среды.

Внутренние параметры– это параметры компонентов ИС.

Выходные параметры делятся на функциональные и измеряемые. В процессе тестирования измеряются токи и напряжения на внешних выводах схемы. Функциональные параметры получают на основе проведённых измерений.

Примером функциональных параметров может служить мощность, потребляемая схемой от источников питания в статическом режиме, АЧХ для аналоговых ИС, коэффициент разветвления по выходу для цифровых.

Примечание:Коэффициент разветвления или нагрузочная способность - максимальное число входов, которые можно подключить к отдельному выходу микросхемы. При этом сумма входных токов должна быть меньше выходного тока отдельного выхода микросхемы. Если она имеет несколько выходов, то суммарный ток всех выходов не должен превышать паспортного значения для данной микросхемы, даже если отдельные выходы микросхемы будут недогружены.