1.9 Репрограммируемое пзу к573рф4а
Рисунок 9. Репрограммируемое ПЗУ К573РФ4А
Репрограммируемое ПЗУ объёмом 8к на 8.
Сигналы.
A12-A0 – шина адреса.
CE (Chip Enable) – выбор кристалла.
– репрограммирование.
– чтение из памяти.
– заземление.
Vpp, E+ - питание.
D7-0 – шина адреса.
Таблица 6. Таблица истинности для К573РФ4А
Входы |
|
Выходы |
Режим работы |
||
A0...A10 |
CE |
-OE |
Vpp |
D0...D7 |
|
L/H |
L |
L |
5v |
Out |
Считывание |
L/H |
H |
H |
24v |
L/H |
Запись |
X |
L |
H |
5v |
Z |
Невыбор |
X |
H |
X |
5v |
Z |
Хранение(пониженная мощность) |
X |
L |
H |
24v |
Z |
Запрет записи |
L/H |
L |
L |
24v |
Out |
Проверка записи |
1.10 Репрограммируемое пзу к573рф2
Рисунок 10. Репрограммируемое ПЗУ К573РФ2
Сигналы.
A10-A0 – шина данных.
– выбор кристалла.
D7-0 – шина данных.
Vcc(5V),Vpr – питание.
GND(0V) – заземление.
1.11 Динамическое озу 537ру17
Рисунок 11. Динамическое ОЗУ 537РУ17
Динамическое ОЗУ объемом 8к на 8.
Сигналы.
A12-A0 – шина адреса.
– выбор кристалла
–
чтение из памяти
–
запись в память
D7-0 – шина данных.
E+ - питание.
GND – заземление
Таблица 7. Таблица истинности для 537РУ17.
Режим |
|
|
|
D0 |
Запись |
0 |
0 |
X |
Z-состояние |
Чтение |
0 |
1 |
0 |
Выход |
Нет операций |
0 |
1 |
1 |
Z-состояние |
Хранение |
1 |
X |
X |
Z-состояние |
1.12 Статическое озу 537ру8
Рисунок 12. Статическое ОЗУ 537РУ8
Сигналы.
A9-A0 – шина адреса.
CE – выбор кристалла.
WE – чтение из памяти.
D3-D0 – шина данных.
E+ - питание.
GND – заземление.
1.13 16-ТИ РАЗРЯДНЫЙ ДЕШИФРАТОР К155ИД3
Рисунок 13. 16-ти разрядный дешифратор К155ИД3
Дешифратор, позволяющий преобразовать четырехразрядный код, поступивший на входы АО — А3 в напряжение низкого логического уровня, появляющееся на одном из шестнадцати выходов 0 - 16.
1.14 8-ми разрядный дешифратор К155ИД7
Дешифратор-демультиплексор,
преобразующий трехразрядный код
в
напряжение низкого логического уровня,
появляющееся на одном из восьми выходов
.
Рисунок 15. 8-ми разрядный дешифратор К155ИД7
2.Расчетная часть
2.1 Расчет адресного пространства памяти
Данная МП система содержит в себе 2 схемы ПЗУ К573РФ4А и 1 схема ПЗУ К573РФ2. 4 схемы ОЗУ 537РУ17 и 2 схемы ОЗУ ИС537РУ8, а так же микропроцессор КР580ВМ80, тактовый генератор КР580ГФ24. Системный контроллер КР580ВК38,таймер КР580ВИ53, последовательный интерфейс ВВ51, параллельный интерфейс КР580ВВ55, контроллер прерываний КР580ВН59, контроллер клавиатуры и дисплея КР580ВВ79, 16-ти разрядный дешифратор К155ИД3.
Применяем 2 интегральные схемы ПЗУ объемом 8кб выполненной на ИС К573РФ4А и 1 ИС ПЗУ объемом 2 кб выполненной на ИС К573РФ2 и 4 ИС ОЗУ объемом 8 кб выполненной на ИС 537 РУ17 и 2 ИС ОЗУ объемом 2 кб выполненной на ИС537РУ8.
Так как начинают выполнение команды с нулевого адреса, первый необходимо адресовать ПЗУ в которое содержит программу запуска и тестирования устройств. В остальной части адресов памяти располагается ОЗУ.
Таблица 8. Распределение начального и конечного адреса для ОЗУ и ПЗУ
Начальный адрес Конечный адрес |
Память |
Н – 0000h К – 1FFFh |
ПЗУ(1) |
Н – 2000h К – 3FFFh |
ПЗУ(2) |
Н – 4000h К – 5FFFh |
ПЗУ(3) |
Н – 6000h К – 7FFFh |
ОЗУ(1) |
Н – 8000h К – 9FFFh |
ОЗУ(2) |
Н – 1000h К – 11FFh |
ОЗУ(3) |
Н – 1200h К – 13FFh |
ОЗУ(4) |
Н – 1400h К – 15FFh |
ОЗУ(5) |
Н – A000h К – BFFFh |
ОЗУ(6) |
Таблица 9. Распределение ОЗУ и ПЗУ по адресам
|
A15 |
A14 |
A13 |
A12 |
A11 |
ПЗУ(1) |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
|
ПЗУ(2) |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
1 |
1 |
|
ПЗУ(3) |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
1 |
0 |
1 |
|
ОЗУ(1) |
0 |
0 |
1 |
1 |
0 |
0 |
0 |
1 |
1 |
1 |
|
ОЗУ(2) |
0 |
1 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
1 |
|
ОЗУ(3) |
0 |
1 |
0 |
1 |
0 |
0 |
1 |
0 |
1 |
1 |
|
ОЗУ(4) |
0 |
1 |
1 |
0 |
0 |
0 |
1 |
1 |
0 |
1 |
|
ОЗУ(5) |
0 |
1 |
1 |
1 |
0 |
0 |
1 |
1 |
1 |
1 |
|
ОЗУ(6) |
1 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
Построим булевые функции.
ПЗУ
(1) = 
ПЗУ (2) = A12
ПЗУ (3) = A13
ОЗУ (1) = A13 A12
ОЗУ (2) = A14
ОЗУ (3) = A14 A12
ОЗУ (4) = A14 A13
ОЗУ (5) = A14 A13 A12
ОЗУ (6) = A15
16-ТИ РАЗРЯДНЫЙ ДЕШИФРАТОР
Рис.15. 16-ти разрядный дешифратор