Подключение оборудования к плате xilinx zynq zc702

На рис.5 показано подключение оборудования к плате

Рис. 6. Схема подключения оборудования к плате

Подключение оборудования производится в следующем порядке.

1. Производится отключение питания платы

2. Производится отсоединение кабеля питания от платы

3. Плата Avnet FMC-IMAGEON подключается к слоту FMC #2 на плате ZC702

4. Камера VITA-2000 соединяется с платой Avnet с помощью кабеля LCEDI

Рис. 7. Подключение оборудования к плате AVENT

5. Full HD HDMI монитор(телевизор) подключается к HDMI порту платы ZC702

6. USB UART кабелем USB mini-B на USB-A подключается к плате и к компьютеру Ethernet кабель от роутера/маршрутизатора подключается к Ethernet разъёму на плате ZC702

7. SD карта вставляется в разъем для SD карт на плате ZC702

8. Переключатель SW16 переводится в следующее положение

Рис. 7. Переключатель SW 16

9. Производится подключение кабеля питания 12 вольт к плате

10. Производится включение платы

Аппаратная платформа

Блок схема аппаратной платформы для работы с камерой приведена на рисунке 8.

Рис. 8. Блок схема аппаратной платформы

Компонент FPGA	Всего доступно	Использовано	% Использования
I/O s	200	58	29
LUTs	53,200	30,614	57
Регистры	106,400	38б316	36
DSP48s	220	92	42
Блоки памяти
RAMB36E1/FIFO36E1s	140	36	26
RAMB18E1/FIFO18E1s	280	16	6

Таблица 1. Использование аппаратной платформы

Процессорная система

• Два процессора ARM Cortex процессора, обладающий 32 Кб кэша для инструкций и 32 Кб для данных и сопроцессором NEON

• ARM процессор 800 МГц

• Кэш второго уровня 512 кб

• Оперативная память на чипе 256 кб

• Постоянная память на 128 кб

• Шина AMBA AXI

• Контроллер DDR DRAM 32-бит

• DDR3 DRAM 533 МГц

• Стандартные интерфейсы для периферийных устройств, включая USB, Ethernet, UART, l2C и т.д.

• Высокоскоростная шина для работы с ПЛИС

• Независимое от ПЛИС питание

ПРОГРАММИРУЕМАЯ ЛОГИКА

• Одна шина AXI 64 бит (148,5 МГц)

• Одна шина AXI 32 бит (50 МГц)

• Интерфейса для серийного порта LVDS

• Поток обработки видео

• Графический буфер(AXI-VDMA)

• Интерфейс выхода HDMI

АДРЕСНАЯ КАРТА УСТРОЙСТВ

Таблица 2. Адресная карта устройств

СИСТЕМНАЯ КОНФИГУРАЦИЯ

1. ТАЙМЕРЫ

В проекте программируемой логики доступно два типа таймеров: AXI4-Lite (регистровый интерфейс) и видео счётчик. Видео счётчик управляет AXI4 (реализован в памяти), AXI4-Stream (потоковые) внешними устройствами, и выходными видео интерфейсами. Они работают на частотах 50 и 148,5 МГц соответственно.

Модуль генерации таймера(отсчётов) принимает входной сигнал на частоте 148,5 МГц от внешнего генератора сигналов, расположенного на карте Avnet FMC-IMAGEON, создаёт синхрочастоту 37,125 МГц для сенсора изображений VITA, и распространяет дальше сигнал частоты 148,5 МГц в качестве видео синхросигнала.

Вычислительная система генерирует AXI4-Lite сигнал частотой 50 МГц и использует опорный 200 МГц сигнал для десериализации видеоданных с приёмника VITA.

Имя сигнала	Источник	Частота (МГц)	Назначение
clk_50MHz	PS – FCLK0	50	Таймер шины AXI4-Lite
clk_200MHz	PS – FCLK1	200	Таймер синхросигналов для десериализации в видеоприёмнике VITA
fmc_imageon_video_clk1	Внешний видео-синхросигнал, приходит из синтезатора на модуле FMC	148,5	Генератор отсчётов из внешнего таймера
vid_out_clk	Генератор сигналов – МСС4	148,5	Сигнал для видеовхода, выхода, цепи видеообработки и шины AXI4
vita_clk_ref	Генератор сигналов – МСС	37,125	Синхросигнал для сенсора изображений VITA

Таблица 3. Системные таймеры