Добавил:
Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:
Курс лекций по Архитектуре и организации ЭВМ.doc
Скачиваний:
128
Добавлен:
20.06.2014
Размер:
6.09 Mб
Скачать

Сокращение потерь времени при использовании сегментно-страничной организации памяти в персональной эвм

Преобразование логического адреса в физический при сегментно-страничной организации памяти требует, как минимум, трех обращений к системным таблицам, расположенным в оперативной памяти (таблице дескрипторов, КТС и ТС). Это может привести к существенному снижению производительности компьютера. Механизм сокращения потерь времени на такое преобразование основывается на том факте, что изменение состояния сегментных регистров производится относительно редко, например, при переключении ЭВМ на новую задачу, а новое страничное преобразование требуется лишь при выходе программы за пределы загруженной в оперативную память страницы.

При сегментном преобразовании адреса после первого считывания дескриптора из таблицы дескрипторов, расположенной в оперативной памяти (например, после изменения состояния сегментного регистра при переключении на новую задачу), он запоминается в программно-недоступных ("теневых") регистрах микропроцессора (рис. 16.4). При последующих обращениях к данному сегменту используется дескриптор из "теневого" регистра без обращения к ОП. Поэтому на его вызов требуется минимальное время. Так как состояние сегментных регистров меняется относительно редко, то такой подход приводит к значительной экономии времени при сегментном преобразовании адреса.

Рис. 16.4.Сохранение дескрипторов сегментов в "теневых" регистрах микропроцессора

При страничном преобразовании номера виртуальной страницы в номер физической страницы используется кэш-буфер ассоциативной трансляции (TLB), содержащий физические адреса 32-х наиболее активно используемых страниц (рис. 16.5) и расположенный непосредственно в микропроцессоре.

Рис. 16.5.Формат буфера ассоциативной трансляции адреса страницы

Номер виртуальной страницы представляет собой старшие 20 разрядов линейного адреса, полученного при сегментном преобразовании (А31 - А12). По младшим разрядам (А14 - А12) этого номера выбирается блок в буфере ассоциативной трансляции. Содержимое поля тэгов каждой из четырех строк этого блока ассоциативным образом (одновременно) сравнивается с разрядами (А31 - А15) линейного адреса. Если значения для одной из строк выбранного блока совпали, значит, номер этой виртуальной страницы уже преобразовывался в номер физической страницы и результат этого преобразования находится в найденной строке TLB. Если сравнение не было успешным, то преобразование номера виртуальной страницы в номер физической проходит обычным образом через обращения к каталогу таблиц страниц и к таблице страниц, а полученное значение заносится в TLB. При этом в поле тэгов заносятся старшие 17 разрядов линейного адреса этой страницы (A31-A15). Если нет свободной строки в блоке, определяемом разрядами А14 - А12 линейного адреса, то из блока вытесняется строка, информация в которой дольше всего не использовалась (механизм LRU).

17. Лекция: Защита памяти в мультипрограммных ЭВМ

Страницы: 1 | 2 | вопросы | »

| учебники | для печати и PDA | ZIP

  Если Вы заметили ошибку - сообщите нам, или выделите ее и нажмите Ctrl+Enter  

Рассматриваются требования к системе защиты информации, общие подходы к организации защиты памяти мультипрограммных ЭВМ, а также организация защиты памяти в персональной ЭВМ.

Организация защиты памяти в ЭВМ

При мультипрограммном режиме работы ЭВМ в ее памяти одновременно могут находиться несколько независимых программ. Поэтому необходимы специальные меры по предотвращению или ограничению обращений одной программы к областям памяти, используемым другими программами. Программы могут также содержать ошибки, которые, если этому не воспрепятствовать, приводят к искажению информации, принадлежащей другим программам. Последствия таких ошибок особенно опасны, если разрушению подвергнутся программы операционной системы. Другими словами, надо исключить воздействие программы пользователя на работу программ других пользователей и программ операционной системы. Следует защищать и сами программы от находящихся в них возможных ошибок.

Таким образом, средства защиты памяти должны предотвращать [2]

  • неразрешенное взаимодействие пользователей друг с другом,

  • несанкционированный доступ пользователей к данным,

  • повреждение программ и данных из-за ошибок в программах,

  • намеренные попытки разрушить целостность системы,

  • использование информации в памяти не в соответствии с ее функциональным назначением.

Чтобы воспрепятствовать разрушению одних программ другими, достаточно защитить область памяти данной программы от попыток записи в нее со стороны других программ, а в некоторых случаях и своей программы (защита от записи), при этом допускается обращение других программ к этой области памяти для считывания данных.

В других случаях, например при ограничениях на доступ к информации, хранящейся в системе, необходимо запрещать другим программам любое обращение к некоторой области памяти как на запись, так и на считывание. Такая защита от записи и считывания помогает в отладке программы, при этом осуществляется контроль каждого случая обращения за область памяти своей программы.

Для облегчения отладки программ желательно выявлять и такие характерные ошибки в программах, как попытки использования данных вместо команд или команд вместо данных в собственной программе, хотя эти ошибки могут и не разрушать информацию (несоответствие функционального использования информации).

Если нарушается защита памяти, исполнение программы приостанавливается и вырабатывается запрос прерывания по нарушению защиты памяти.

Защита от вторжения программ в чужие области памяти может быть организована различными методами. Но при любом подходе реализация защиты не должна заметно снижать производительность компьютера и требовать слишком больших аппаратурных затрат.

Методы защиты базируются на некоторых классических подходах, которые получили свое развитие в архитектуре современных ЭВМ. К таким методам можно отнести защиту отдельных ячеек, метод граничных регистров, метод ключей защиты [7].

Защита отдельных ячеек памяти организуется в ЭВМ, предназначенных для работы в системах управления, где необходимо обеспечить возможность отладки новых программ без нарушения функционирования находящихся в памяти рабочих программ, управляющих технологическим процессом. Это может быть достигнуто выделением в каждой ячейке памяти специального "разряда защиты". Установка этого разряда в "1" запрещает производить запись в данную ячейку, что обеспечивает сохранение рабочих программ. Недостаток такого подхода - большая избыточность в кодировании информации из-за излишне мелкого уровня защищаемого объекта (ячейка).

В системах с мультипрограммной обработкой целесообразно организовывать защиту на уровне блоков памяти, выделяемых программам, а не отдельных ячеек.

Метод граничных регистров (рис. 17.1) заключается во введении двух граничных регистров, указывающих верхнюю и нижнюю границы области памяти, куда программа имеет право доступа.

Рис. 17.1.  Защита памяти методом граничных регистров

При каждом обращении к памяти проверяется, находится ли используемый адрес в установленных границах. При выходе за границы обращение к памяти не производится, а формируется запрос прерывания, передающий управление операционной системе. Содержание граничных регистров устанавливается операционной системой при загрузке программы в память.

Модификация этого метода заключается в том, что один регистр используется для указания адреса начала защищаемой области, а другой содержит длину этой области.

Метод граничных регистров, обладая несомненной простотой реализации, имеет и определенные недостатки. Основным из них является то, что этот метод поддерживает работу лишь с непрерывными областями памяти.

Метод ключей защиты, в отличие от предыдущего, позволяет реализовать доступ программы к областям памяти, организованным в виде отдельных модулей, не представляющих собой единый массив.

Память в логическом отношении делится на одинаковые блоки, например, страницы. Каждому блоку памяти ставится в соответствие код, называемый ключом защиты памяти, а каждой программе, принимающей участие в мультипрограммной обработке, присваивается код ключа программы. Доступ программы к данному блоку памяти для чтения и записи разрешен, если ключи совпадают (то есть данный блок памяти относится к данной программе) или один из них имеет код 0 (код 0 присваивается программам операционной системы и блокам памяти, к которым имеют доступ все программы: общие данные, совместно используемые подпрограммы и т. п.). Коды ключей защиты блоков памяти и ключей программ устанавливаются операционной системой.

В ключе защиты памяти предусматривается дополнительный разряд режима защиты. Защита действует только при попытке записи в блок, если в этом разряде стоит 0, и при любом обращении к блоку, если стоит 1. Коды ключей защиты памяти хранятся в специальной памяти ключей защиты, более быстродействующей, чем оперативная память.

Функционирование этого механизма защиты памяти поясняется схемой на рис. 17.2.

Рис. 17.2.  Защита памяти методом ключей защиты

При обращении к памяти группа старших разрядов адреса ОЗУ, соответствующая номеру блока, к которому производится обращение, используется как адрес для выборки из памяти ключей защиты кода ключа защиты, присвоенного операционной системой данному блоку. Схема анализа сравнивает ключ защиты блока памяти и ключ программы, находящийся в регистре слова состояния программы (ССП), и вырабатывает сигнал "Обращение разрешено" или сигнал "Прерывание по защите памяти". При этом учитываются значения режима обращения к ОЗУ (запись или считывание), указываемого триггером режима обращения ТгРО, и режима защиты, установленного в разряде режима обращения (РРО) ключа защиты памяти.

Средства защиты памяти в персональной ЭВМ

Защита памяти в персональной ЭВМ [4] делится на защиту при управлении памятью и защиту по привилегиям.

Средства защиты при управлении памятью осуществляют проверку

  • превышения эффективным адресом длины сегмента,

  • прав доступа к сегменту на запись или только на чтение,

  • функционального назначения сегмента.

Первый механизм базируется на методе граничных регистров. При этом начальные адреса того или иного сегмента программы устанавливаются операционной системой. Для каждого сегмента фиксируется его длина. При попытке обращения по относительному адресу, превышающему длину сегмента, вырабатывается сигнал нарушения защиты памяти.

При проверке функционального назначения сегмента определяются операции, которые можно проводить над находящимися в нем данными. Так, сегмент, представляющий собой стек программы, должен допускать обращение как на запись, так и на чтение информации. К сегменту, содержащему программу, можно обращаться только на исполнение. Любое обращение на запись или чтение данных из этого сегмента будет воспринято как ошибочное. Здесь наблюдается некоторый отход от принципов Неймана в построении ЭВМ, в которых утверждается, что любая информация, находящаяся в ЗУ, функционально не разделяется на программу и данные, а ее идентификация проводится лишь на стадии применения данной информации. Очевидно, что такое развитие вызвано во многом появлением мультипрограммирования и необходимостью более внимательного рассмотрения вопросов защиты информации.

Защита по привилегиям фиксирует более тонкие ошибки, связанные, в основном, с разграничением прав доступа к той или иной информации.

В какой-то степени защиту по привилегиям можно сравнить с классическим методом ключей защиты памяти. Различным объектам (программам, сегментам памяти, запросам на обращение к памяти и к внешним устройствам), которые должны быть распознаны процессором, присваивается идентификатор, называемый уровнем привилегий. Процессор постоянно контролирует, имеет ли текущая программа достаточные привилегии, чтобы

  • выполнять некоторые команды,

  • выполнять команды ввода-вывода на том или ином внешнем устройстве,

  • обращаться к данным других программ,

  • вызывать другие программы.

На аппаратном уровне в процессоре различаются 4 уровня привилегий. Наиболее привилегированными являются программы на уровне 0.

Число программ, которые могут выполняться на более высоком уровне привилегий, уменьшается от уровня 3 к уровню 0. Программы уровня 0 действуют как ядро операционной системы. Поэтому уровни привилегий обычно изображаются в виде четырех колец защиты (рис. 17.3).

Рис. 17.3.  "Кольца защиты"

Как правило, распределение программ по кольцам защиты имеет следующий вид:

уровень 0 - ядро ОС, обеспечивающее инициализацию работы, управление доступом к памяти, защиту и ряд других жизненно важных функций, нарушение которых полностью выводит из строя процессор;

уровень 1 - основная часть программ ОС (утилиты);

уровень 2 - служебные программы ОС (драйверы, СУБД, специализированные подсистемы программирования и др.);

уровень 3 - прикладные программы пользователя.

Конкретная операционная система не обязательно должна поддерживать все четыре уровня привилегий. Так, ОС UNIX работает с двумя кольцами защиты: супервизор (уровень 0) и пользователь (уровни 1,2,3). Операционная система OS/2 поддерживает три уровня: код ОС работает в кольце 0, специальные процедуры для обращения к устройствам ввода-вывода действуют в кольце 1, а прикладные программы выполняются в кольце 3.

Простую незащищенную систему можно целиком реализовать в одном кольце 0 (в других кольцах это сделать невозможно, так как некоторые команды доступны только на этом уровне).

Уровень привилегий сегмента определяется полем DPL уровня привилегий его дескриптора. Уровень привилегий запроса к сегменту определяется уровнем привилегий RPL, закодированном в селекторе. Обращение к сегменту разрешается только тогда, когда уровень привилегий сегмента не выше уровня запроса. Обращение к программам, находящимся на более высоком уровне привилегий (например, к утилитам операционной системы из программ пользователя), возможно с помощью специальных аппаратных механизмов - шлюзов вызова.

При страничном преобразовании адреса применяется простой двухуровневый механизм защиты: пользователь (уровень 3) / супервизор (уровни 0,1,2), указываемый в поле U/S соответствующей таблицы страниц.

При сегментно-страничном преобразовании адреса сначала проверяются привилегии при доступе к сегменту, а затем - при доступе к странице. Это дает возможность установить более высокую степень защиты отдельных страниц сегмента.

18. Лекция: Ввод-вывод информации

Страницы: 1 | 2 | вопросы | »

| учебники | для печати и PDA | ZIP

  Если Вы заметили ошибку - сообщите нам, или выделите ее и нажмите Ctrl+Enter  

Рассматриваются вопросы взаимодействия устройств, входящих в состав ЭВМ, проблемы, возникающие при обеспечении такого взаимодействия, и пути их решения. Рассматриваются особенности программно-управлямой передачи данных между устройствами ввода-вывода и оперативной памятью, а также механизм прямого доступа к памяти. Рассматриваются основные сигналы шины ISA.

Любая ЭВМ представляет собой сложную систему, включающую в себя большое количество различных устройств. Связь устройств ЭВМ между собой осуществляется с помощью сопряжений, которые в вычислительной технике называются интерфейсами.

Интерфейс - это совокупность программных и аппаратных средств, предназначенных для передачи информации между компонентами ЭВМ и включающих в себя электронные схемы, линии, шины и сигналы адресов, данных и управления, алгоритмы передачи сигналов и правила интерпретации сигналов устройствами.

Интерфейсы характеризуются следующими параметрами [7]:

  • пропускная способность - количество информации, которая может быть передана через интерфейс в единицу времени;

  • максимальная частота передачи информационных сигналов через интерфейс;

  • максимально допустимое расстояние между соединяемыми устройствами;

  • общее число проводов (линий) в интерфейсе;

  • информационная ширина интерфейса - число бит или байт данных, передаваемых параллельно через интерфейс.

К динамическим параметрам интерфейса относится время передачи отдельного слова и блока данных с учетом продолжительности процедур подготовки и завершения передачи.

Разработка систем ввода-вывода требует решения целого ряда проблем, среди которых выделим следующие:

  • необходимо обеспечить возможность реализации ЭВМ с переменным составом оборудования, в первую очередь, с различным набором устройств ввода-вывода, с тем, чтобы пользователь мог выбирать конфигурацию машины в соответствии с ее назначением, легко добавлять новые устройства и отключать те, в использовании которых он не нуждается;

  • для эффективного и высокопроизводительного использования оборудования компьютера следует реализовать параллельную во времени работу процессора над вычислительной частью программы и выполнение периферийными устройствами процедур ввода-вывода;

  • необходимо упростить для пользователя и стандартизовать программирование операций ввода-вывода, обеспечить независимость программирования ввода-вывода от особенностей того или иного периферийного устройства;

  • в ЭВМ должно быть обеспечено автоматическое распознавание и реакция процессора на многообразие ситуаций, возникающих в УВВ (готовность устройства, отсутствие носителя, различные нарушения нормальной работы и др.).

Главным направлением решения указанных проблем является магистрально-модульный способ построения ЭВМ рис. 18.1: все устройства, составляющие компьютер, включая и микропроцессор, организуются в виде модулей, которые соединяются между собой общей магистралью. Обмен информацией по магистрали удовлетворяет требованиям некоторого общего интерфейса, установленного для магистрали данного типа. Каждый модуль подключается к магистрали посредством специальных интерфейсных схем (Иi).

Рис. 18.1.  Магистрально-модульный принцип построения ЭВМ

На интерфейсные схемы модулей возлагаются следующие задачи:

  • обеспечение функциональной и электрической совместимости сигналов и протоколов обмена модуля и системной магистрали;

  • преобразование внутреннего формата данных модуля в формат данных системной магистрали и обратно;

  • обеспечение восприятия единых команд обмена информацией и преобразование их в последовательность внутренних управляющих сигналов.

Эти интерфейсные схемы могут быть достаточно сложными и по своим возможностям соответствовать универсальным микропроцессорам. Такие схемы принято называть контроллерами.

Контроллеры обладают высокой степенью автономности, что позволяет обеспечить параллельную во времени работу периферийных устройств и выполнение программы обработки данных микропроцессором.

Недостатком магистрально-модульного способа организации ЭВМ является невозможность одновременного взаимодействия более двух модулей, что ставит ограничение на производительность компьютера. Поэтому этот способ, в основном, используется в ЭВМ, к характеристикам которых не предъявляется очень высоких требований, например в персональных ЭВМ.

В ЭВМ используются два основных способа организации передачи данных между памятью и периферийными устройствами: программно-управляемая передача и прямой доступ к памяти (ПДП).

Программно-управляемая передача данных осуществляется при непосредственном участии и под управлением процессора. Например, при пересылке блока данных из периферийного устройства в оперативную память процессор должен выполнить следующую последовательность шагов:

  1. сформировать начальный адрес области обмена ОП;

  2. занести длину передаваемого массива данных в один из внутренних регистров, который будет играть роль счетчика;

  3. выдать команду чтения информации из УВВ; при этом на шину адреса из МП выдается адрес УВВ, на шину управления - сигнал чтения данных из УВВ, а считанные данные заносятся во внутренний регистр МП;

  4. выдать команду записи информации в ОП; при этом на шину адреса из МП выдается адрес ячейки оперативной памяти, на шину управления - сигнал записи данных в ОП, а на шину данных выставляются данные из регистра МП, в который они были помещены при чтении из УВВ;

  5. модифицировать регистр, содержащий адрес оперативной памяти;

  6. уменьшить счетчик длины массива на длину переданных данных;

  7. если переданы не все данные, то повторить шаги 3-6, в противном случае закончить обмен.

Как видно, программно-управляемый обмен ведет к нерациональному использованию мощности микропроцессора, который вынужден выполнять большое количество относительно простых операций, приостанавливая работу над основной программой. При этом действия, связанные с обращением к оперативной памяти и к периферийному устройству, обычно требуют удлиненного цикла работы микропроцессора из-за их более медленной по сравнению с микропроцессором работы, что приводит к еще более существенным потерям производительности ЭВМ.

Альтернативой программно-управляемому обмену служит прямой доступ к памяти - способ быстродействующего подключения внешнего устройства, при котором оно обращается к оперативной памяти, не прерывая работы процессора [3]. Такой обмен происходит под управлением отдельного устройства - контроллера прямого доступа к памяти (КПДП).

Структура ЭВМ, имеющей в своем составе КПДП, представлена на рис. 18.2.

Рис. 18.2.  Обмен данными в режиме прямого доступа к памяти

Перед началом работы контроллер ПДП необходимо инициализировать: занести начальный адрес области ОП, с которой производится обмен, и длину передаваемого массива данных. В дальнейшем по сигналу запроса прямого доступа контроллер фактически выполняет все те действия, которые обеспечивал микропроцессор при программно-управляемой передаче.

Последовательность действий КПДП при запросе на прямой доступ к памяти со стороны устройства ввода-вывода следующая:

  1. Принять запрос на ПДП (сигнал DRQ) от УВВ.

  2. Сформировать запрос к МП на захват шин (сигнал HRQ).

  3. Принять сигнал от МП (HLDA), подтверждающий факт перевода микропроцессором своих шин в третье состояние.

  4. Сформировать сигнал, сообщающий устройству ввода-вывода о начале выполнения циклов прямого доступа к памяти (DACK).

  5. Сформировать на шине адреса компьютера адрес ячейки памяти, предназначенной для обмена.

  6. Выработать сигналы, обеспечивающие управление обменом (IOR, MW для передачи данных из УВВ в оперативную память и IOW, MR для передачи данных из оперативной памяти в УВВ).

  7. Уменьшить значение в счетчике данных на длину переданных данных.

  8. Проверить условие окончания сеанса прямого доступа (обнуление счетчика данных или снятие сигнала запроса на ПДП). Если условие окончания не выполнено, то изменить адрес в регистре текущего адреса на длину переданных данных и повторить шаги 5-8.

Прямой доступ к памяти позволяет осуществлять параллельно во времени выполнение процессором программы и обмен данными между периферийным устройством и оперативной памятью.

Обычно программно-управляемый обмен используется в ЭВМ для операций ввода-вывода отдельных байт (слов), которые выполняются быстрее, чем при ПДП, так как исключаются потери времени на инициализацию контроллера ПДП, а в качестве основного способа осуществления операций ввода-вывода используют ПДП. Например, в стандартной конфигурации персональной ЭВМ обмен между накопителями на магнитных дисках и оперативной памятью происходит в режиме прямого доступа.

Как отмечалось выше, обычно компьютер строится по магистрально-модульному принципу. При этом все составляющие его устройства объединяются общей шиной, по которой между ними происходит обмен данными, адресами, а также управляющими сигналами. В качестве примера перечислим основные линии, составляющие одну из распространенных системных магистралей - шину ISA:

A0-A23- шина адреса;

D0-D15- двунаправленная шина данных, допускает обмен как байтами, так и словами (2 байта);

CLK- шинный тактовый сигнал, синхронизирует работу процессора, ОП и УВВ;

MR- управляющий сигнал чтения из ОП;

MW- управляющий сигнал записи в ОП;

IOR- управляющий сигнал чтения из УВВ;

IOW- управляющий сигнал записи в УВВ;

IRQi- запрос прерывания от i-го источника;

DRQi- запрос прямого доступа к памяти по i-му каналу контроллера ПДП;

DACKi- разрешение прямого доступа к памяти i-му каналу контроллера ПДП;

AEN- сигнал занятости шин обменом в режиме ПДП,

READY- сигнал готовности УВВ к обмену.

Магистраль обеспечивает подключение до семи внешних устройств, работающих в режиме прямого доступа к памяти, и до 11 запросов прерываний от УВВ. Еще четыре запроса прерываний зарезервированы за устройствами, входящими в состав стандартной конфигурации ЭВМ, и на магистраль не выведены.

Хотя шина ISA имеет небольшую информационную ширину и в настоящее время используется для подключения только относительно медленных периферийных устройств, ее состав позволяет в определенной мере проследить взаимосвязь различных рассмотренных ранее устройств, составляющих ЭВМ.

Организация ЭВМ на основе общей шины является сдерживающим фактором для повышения производительности компьютера. Следует отметить, что даже при использовании прямого доступа к памяти процессор полностью не освобождается от управления операциями ввода-вывода. Он обеспечивает инициализацию контроллера ПДП, а также взаимодействует с ним по некоторым управляющим линиям. Более того, во время операции передачи данных интерфейс оказывается занятым, а связь процессора с оперативной памятью - блокированной.

Это существенно сказывается на эффективности работы ЭВМ, особенно в тех случаях, когда в вычислительной системе используется большое количество высокоскоростных внешних устройств. Для решения этой проблемы в состав высокопроизводительных компьютеров иногда включают специализированные процессоры ввода-вывода, способные полностью разгрузить основной процессор от управления операциями обмена с внешними устройствами.

Литература

версия для печати

Учебники к курсу

  1. Гуров В.В., Чуканов В.О.Основы теории и организации ЭВМИнтернет-университет информационных технологий - ИНТУИТ.ру, 2006

  2. Варфоломеев В.А., Лецкий Э.К., Шамров М.И., Яковлев В.В.Архитектура и технологии IBM eServer zSeriesИнтернет-университет информационных технологий - ИНТУИТ.ру, 2005

  3. Богданов А.В., Корхов В.В., Мареев В.В., Станкова Е.Н.Архитектуры и топологии многопроцессорных вычислительных системИнтернет-университет информационных технологий - ИНТУИТ.ру, 2004

  4. Новиков Ю.В., Скоробогатов П.К.Основы микропроцессорной техникиИнтернет-университет информационных технологий - ИНТУИТ.ру, 2006

Список литературы

Внимание!Внешние ссылки могут не работать. Пожалуйста, ищите необходимую информацию в Сети (WWW).

  1. Аванесян Г.Р., Лёвшин В.П.Интегральные микросхемы ТТЛ, ТТЛШ: СправочникМ.: Машиностроение, 1993

  2. Атовмян И.О.Архитектура вычислительных системМ.: МИФИ, 2002

  3. Борковский А.Англо-русский словарь по программированию и информатике (с толкованиями)М.: Русский язык, 1990

  4. Бродин В.Б., Шагурин И.И.Микропроцессор i486.Архитектура, программирование, ин­терфейсМ.:ДИАЛОГ-МИФИ,1993

  5. Гуров В.В.Синтез комбинационных схем в примерахМ.: МИФИ, 2001

  6. Гуров В.В., Ленский О.Д., Соловьев Г.Н., Чуканов В.О.Архитектура, структура и организация вычислительного процесса в ЭВМ типа IBM PCМ.: МИФИ, 2002. Под ред. Г.Н. Соловьева

  7. Каган Б.М.Электронные вычислительные машины и системыМ.: Энер­го­атом­из­дат, 1991

  8. Казаринов Ю.М., Номоконов В.Н., Подклетнов Г.С. и др.Микропроцессорный ком­п­лект К1810: Структура, программирование, применениеМ.: Высшая школа, 1990. Под ред. Ю.М. Казаринова

  9. Корнеев В.В., Киселев А.В.Современные микропроцессорыМ.: Нолидж, 1998

  10. Лю Ю-Чжен, Гибсон Г.Микропроцессоры семейства 8086/8088М.:Радио и связь, 1987

  11. Майоров С.А., Новиков Г.И.Структура электронных вычислительных машинЛ.: Машиностроение, Ленингр.отд-ие, 1979

  12. Никитин В.Д., Соловьев Г.Н.Операционнные системыМ.:Мир, 1989

  13. Савельев А.Я.Прикладная теория цифровых автоматовМ.: Высшая школа, 1987

  14. ГОСТ 15133-77. Приборы полупроводниковые, термины и определения

  15. ГОСТ 17021-75.Микроэлектроника, термины и определения

Предметный указатель

версия для печати

ВСЕ СЛОВА      D   F   J   L   R       А  Б  В  Г  Д  Е  З  И  К  Л      М  Н  О  П  Р  С  Т      У  Ф  Ш  Э     

 

 Ключевое слово

лекции (страницы)

D

 

D-триггер

1 (2), 2 (2),

F

 

FIFO

13 (1),

J

 

JK-триггер

1 (2), 2 (1),

L

 

LIFO

13 (1),

R

 

RAM

5 (1),

 

ROM

5 (1),

 

 

... По типу обращения ЗУ делятся на устройства, допускающие как чтение, так и запись информации, и постоянные запоминающие устройства (ПЗУ), предназначенные только для чтения записанных в них данных (ROM - read only memory). ... лекция 5, страница 1 »

 

RS-триггер

1 (2),

ВСЕ СЛОВА      D   F   J   L   R       А  Б  В  Г  Д  Е  З  И  К  Л      М  Н  О  П  Р  С  Т      У  Ф  Ш  Э     

Предметный указатель

версия для печати

ВСЕ СЛОВА      D  F  J  L  R      А   Б   В   Г   Д   Е   З   И   К   Л       М  Н  О  П  Р  С  Т      У  Ф  Ш  Э     

 

 Ключевое слово

лекции (страницы)

А

 

алгоритм планирования Корбато

13 (1),

 

АЛУ

3 (1, 2),

Б

 

базово-индексная адресация

6 (1),

 

 

...

Эффективный адрес при базово-индексной адресации равен сумме содержимого базового и индексного регистров, определяемых командой:

... лекция 6, страница 1 »

 

безусловный переход

6 (2, 3),

 

буфер ассоциативной трансляции адреса страницы

16 (2),

 

 

... При страничном преобразовании номера виртуальной страницы в номер физической страницы используется кэш-буфер ассоциативной трансляции (TLB), содержащий физические адреса 32-х наиболее активно используемых страниц ( рис. 16.5) и расположенный непосредственно в микропроцессоре. ... лекция 16, страница 2 »

 

быстродействие памяти

5 (1),

 

 

...

Быстродействие памяти определяется продолжительностью операции обращения, то есть временем, затрачиваемым на поиск нужной информации в памяти и на ее считывание, или временем на поиск места в памяти, предназначаемого для хранения данной информации, и на ее запись:

tобр = max(tобр сч, tобр зп)

где tобр сч - быстродействие  ЗУ при считывании информации; tобр зп - быстродействие  ЗУ при записи.

... лекция 5, страница 1 »

В

 

виртуальная память

15 (2), 16 (1),

 

 

... Принцип виртуальной памяти предполагает, что пользователь при подготовке своей программы имеет дело не с физической ОП, действительно работающей в составе компьютера и имеющей некоторую фиксированную емкость, а с виртуальной (кажущейся) одноуровневой памятью, емкость которой равна всему адресному пространству, определяемому размером адресной шины (Lша) компьютера: ... лекция 15, страница 2 »

 

виртуальная страница

15 (2), 16 (1, 2),

 

виртуальный ресурс

12 (2),

 

 

... Виртуальный ресурс - это некая модель, которая строится на базе физического ресурса, имеет расширенные функциональные возможности по отношению к физическому ресурсу, на базе которого он создан, или обладает некоторыми дополнительными свойствами, которых физический ресурс не имеет. ... лекция 12, страница 2 »

 

время выполнения команды

9 (1),

 

время реакции

14 (1),

 

 

... Время реакции - это время между появлением сигнала запроса прерывания и началом выполнения прерывающей программы (обработчика прерывания) в том случае, если данное прерывание разрешено к обслуживанию. ... лекция 14, страница 1 »

Г

 

глубина прерывания

14 (1),

 

 

... Глубина прерывания - максимальное число программ, которые могут прерывать друг друга. ... лекция 14, страница 1 »

Д

 

датчик сигналов

4 (1, 2),

 

двухступенчатый триггер

1 (2), 2 (2),

 

дескриптор

16 (1, 2),

 

дефрагментация памяти

15 (1),

 

дешифратор

1 (1),

 

 

... Дешифратором называется комбинационная схема, имеющая n входов и 2n выходов и преобразующая двоичный код на своих входах в унитарный код на выходах. ... лекция 1, страница 1 »

 

дизассемблер

8 (3),

 

динамическое распределение памяти

15 (2),

 

 

... При динамическом распределении памяти каждой программе в начальный момент выделяется лишь часть от всей необходимой ей памяти, а остальная часть выделяется по мере возникновения реальной потребности в ней. ... лекция 15, страница 2 »

 

дисциплина распределения ресурсов

13 (1, 2),

Е

 

емкость памяти

5 (1, 2),

 

 

... Емкость памяти - это максимальное количество данных, которое в ней может храниться. ... лекция 5, страница 1 »

З

 

запоминающее устройство

5 (1, 2),

 

 

...

Памятью ЭВМ называется совокупность устройств, служащих для запоминания, хранения и выдачи информации.

Отдельные устройства, входящие в эту совокупность, называются запоминающими устройствами (ЗУ) того или иного типа [7].

... лекция 5, страница 1 »

 

запрос прерывания

14 (1, 2, 3),

 

защита от записи

17 (1),

 

защита от считывания

17 (1),

 

защита памяти

10 (2),

 

защита по привилегиям

17 (2),

 

защита при управлении памятью

17 (2),

 

ЗУ с последовательным доступом

5 (1),

 

 

... В ЗУ с последовательным доступом производится последовательный просмотр участков носителя информации, пока нужный участок не займет некоторое нужное положение напротив головок чтения/записи (например, магнитные ленты - МЛ). ... лекция 5, страница 1 »

 

ЗУ с произвольным доступом

5 (1),

 

 

... В ЗУ с произвольным доступом (RAM - random access memory) время доступа не зависит от места расположения участка памяти (например, ОЗУ). ... лекция 5, страница 1 »

 

ЗУ с прямым доступом

5 (1),

 

 

... В ЗУ с прямым (циклическим) доступом благодаря непрерывному вращению носителя информации (например, магнитный диск - МД) возможность обращения к некоторому участку носителя циклически повторяется. Время доступа здесь зависит от взаимного расположения этого участка и головок чтения/записи и во многом определяется скоростью вращения носителя. ... лекция 5, страница 1 »

И

 

идеальный конвейер

11 (2),

 

иерархический принцип построения памяти

5 (1),

 

интерфейс

18 (1, 2),

 

 

... Интерфейс - это совокупность программных и аппаратных средств, предназначенных для передачи информации между компонентами ЭВМ и включающих в себя электронные схемы, линии, шины и сигналы адресов, данных и управления, алгоритмы передачи сигналов и правила интерпретации сигналов устройствами. ... лекция 18, страница 1 »

К

 

каталог таблиц страниц

16 (1, 2),

 

 

... Каталог таблиц страниц всегда присутствует в ОП и содержит указания по размещению таблицы страниц, относящейся к тому или иному процессу. ... лекция 16, страница 1 »

 

кеш-память

5 (1),

 

 

... Для заполнения пробела между РП и ОП по объему и времени обращения в настоящее время используется кэш-память, которая организована как более быстродействующая (и, следовательно, более дорогая) статическая оперативная память со специальным механизмом записи и считывания информации и предназначена для хранения информации, наиболее часто используемой при работе программы. ... лекция 5, страница 1 »

 

кольцо защиты

17 (2),

 

команда цикла

6 (2, 3),

 

комбинационная схема

3 (1, 2),

 

конвейер

11 (1, 2, 3),

 

контроллер приоритетных прерываний

14 (3),

 

контроллер прямого доступа к памяти

18 (2),

 

конфликт по данным

11 (2, 3),

 

конфликт по управлению

11 (2),

 

косвенная адресация

6 (1),

 

 

... При регистровой косвенной адресации эффективный адрес операнда находится в базовом регистре BX или одном из индексных регистров DI либо SI ... лекция 6, страница 1 »

 

коэффициент мультипрограммирования

12 (2),

 

 

... Работа мультипрограммной ЭВМ в большой степени зависит от коэффициента мультипрограммирования (Км) - количества программ, которое может одновременно обрабатываться в мультипрограммном режиме. ... лекция 12, страница 2 »

 

круговой циклический алгоритм

13 (1),

Л

 

логический адрес

15 (1, 2), 16 (1, 2),

 

 

... Виртуальный (логический) адрес в этом случае представляет собой номер виртуальной страницы и смещение внутри этой страницы. ... лекция 15, страница 2 »

ВСЕ СЛОВА      D  F  J  L  R      А   Б   В   Г   Д   Е   З   И   К   Л       М  Н  О  П  Р  С  Т      У  Ф  Ш  Э     

Предметный указатель

версия для печати

ВСЕ СЛОВА      D  F  J  L  R      А  Б  В  Г  Д  Е  З  И  К  Л      М   Н   О   П   Р   С   Т       У  Ф  Ш  Э     

 

 Ключевое слово

лекции (страницы)

М

 

магистрально-модульный принцип

18 (1, 2),

 

 

... Главным направлением решения указанных проблем является магистрально-модульный способ построения ЭВМ рис. 18.1: все устройства, составляющие компьютер, включая и микропроцессор, организуются в виде модулей, которые соединяются между собой общей магистралью ... лекция 18, страница 1 »

 

маскируемое прерывание

14 (2, 3),

 

метод граничных регистров

17 (1, 2),

 

метод ключей защиты

17 (1, 2),

 

микрокоманда

4 (1, 2),

 

микрооперация

4 (1),

 

 

... Любое действие, выполняемое в операционном блоке, описывается некоторой микропрограммой и реализуется за один или несколько тактов. Элементарная функциональная операция, выполняемая за один тактовый интервал и приводимая в действие управляющим сигналом, называется микрооперацией [7]. Например, в спроектированном АЛУ для умножения чисел в первом такте выполняются следующие микрооперации: TX=0, TY=0, RGX=|X|, RGY=|Y|, RGZ=0. Совокупность микроопераций, выполняемых в одном такте, называется микрокомандой (МК). Если все такты должны иметь одну и ту же длину, а именно это имеет место при работе компьютера, то она устанавливается по самой продолжительной микрооперации. Микрокоманды, предназначенные для выполнения некоторой функционально законченной последовательности действий, образуют микропрограмму. ... лекция 4, страница 1 »

 

микропрограмма

4 (1, 2),

 

микропрограммное устройство управления

4 (1, 2),

 

 

... В микропрограммных УУ каждой команде ставится в соответствие совокупность хранимых в специальной памяти слов - микрокоманд. Каждая из микрокоманд содержит информацию о микрооперациях, подлежащих выполнению в данном такте, и указание, какое слово должно быть выбрано из памяти в следующем такте. ... лекция 4, страница 1 »

 

мультипрограммный режим работы

10 (2), 12 (1, 2),

 

 

... Мультипрограммным режимом работы (многозадачностью) называется такой способ организации работы системы, при котором в ее памяти одновременно содержатся программы и данные для выполнения нескольких процессов обработки информации (задач) [4]. При этом должна обеспечиваться взаимная защита программ и данных, относящихся к различным задачам, а также возможность перехода от выполнения одной задачи к другой (переключение задач). ... лекция 12, страница 1 »

Н

 

немаскируемое прерывание

14 (2, 3),

 

непосредственная адресация

6 (1),

 

 

... Непосредственная адресация предполагает, что операнд занимает одно из полей команды и, следовательно, выбирается из оперативной памяти одновременно с ней. В зависимости от форматов обрабатываемых процессором данных непосредственный операнд может иметь длину 8 или 16 бит, что в дальнейшем будем обозначать data8 и data16 соответственно. ... лекция 6, страница 1 »

О

 

ОЗУ

5 (1, 2),

 

оперативная память

5 (1),

 

 

... Оперативная память - устройство, которое служит для хранения информации (программ, исходных данных, промежуточных и конечных результатов обработки), непосредственно используемой в ходе выполнения программы в процессоре. ... лекция 5, страница 1 »

 

относительная адресация

6 (1),

 

 

...

При регистровой относительной адресацииэффективный адрес равен сумме содержимого базового или индексного регистра и смещения:

... лекция 6, страница 1 »

 

относительная базово-индексная адресация

6 (1),

 

 

...

Наиболее сложен механизм относительной базово-индексной адресации. Эффективный адрес в этом случае равен сумме 8- или 16-разрядного смещения и базово-индексного адреса:

... лекция 6, страница 1 »

 

очередь

12 (1, 2),

П

 

пакетный режим

13 (2),

 

память микропрограмм

4 (2),

 

постбайт

6 (1, 3),

 

 

... Второй байт команды, называемый постбайтом, определяет операнды, участвующие в операции. ... лекция 6, страница 1 »

 

прерывание

14 (1, 2, 3),

 

 

... Прерывание - это прекращение выполнения текущей команды или текущей последовательности команд для обработки некоторого события специальной программой - обработчиком прерывания, с последующим возвратом к выполнению прерванной программы ... лекция 14, страница 1 »

 

приоритет запросов прерываний

14 (1, 2, 3),

 

приоритет программы

12 (2),

 

программно-управляемая передача

18 (2),

 

 

... Программно-управляемая передача данных осуществляется при непосредственном участии и под управлением процессора. ... лекция 18, страница 2 »

 

пропускная способность

12 (1, 2),

 

процесс

12 (1, 2),

 

 

... В строгом понимании процесс - это система действий, реализующая определенную функцию в вычислительной системе и оформленная так, что управляющая программа вычислительной системы может перераспределять ресурсы этой системы в целях обеспечения мультипрограммирования. То есть процесс - это некоторая деятельность, связанная с исполнением программы на процессоре. ... лекция 12, страница 1 »

 

прямая адресация

6 (1),

 

 

... Прямая адресация предполагает, что эффективный адрес является частью команды. Так как ЭА состоит из 16 разрядов, то и соответствующее поле команды должно иметь такую же длину. ... лекция 6, страница 1 »

 

прямая регистровая адресация

6 (1),

 

прямой доступ к памяти

18 (2),

 

 

... Альтернативой программно-управляемому обмену служит прямой доступ к памяти - способ быстродействующего подключения внешнего устройства, при котором оно обращается к оперативной памяти, не прерывая работы процессора [3] . Такой обмен происходит под управлением отдельного устройства - контроллера прямого доступа к памяти (КПДП). ... лекция 18, страница 2 »

Р

 

регистровая память

5 (1), 10 (1),

 

 

... регистровая память - набор регистров, входящих непосредственно в состав микропроцессора (центрального процессора - CPU). Регистры CPU программно доступны и хранят информацию, наиболее часто используемую при выполнении программы: промежуточные результаты, составные части адресов, счетчики циклов и т.д. Регистровая память имеет относительно небольшой объем (до нескольких десятков машинных слов). РП работает на частоте процессора, поэтому время доступа к ней минимально. ... лекция 5, страница 1 »

 

регистр сдвига

1 (2), 2 (2),

 

регистр хранения

2 (2),

 

 

... Регистр – внутреннее запоминающее устройство процессора или внешнего устройства, предназначенное для временного хранения обрабатываемой или управляющей информации [3] . Регистры представляют собой совокупность триггеров, количество которых равняется разрядности регистра, и вспомогательных схем, обеспечивающих выполнение некоторых элементарных операций. Набор этих операций, в зависимости от функционального назначения регистра, может включать в себя одновременную установку всех разрядов регистра в "0", параллельную или последовательную загрузку регистра, сдвиг содержимого регистра влево или вправо на требуемое число разрядов, управляемую выдачу информации из регистра (обычно используется при работе нескольких схем на общую шину данных) и т.д. ... лекция 2, страница 2 »

 

режим адресации

8 (3), 9 (1, 2),

 

режим разделения времени

13 (2),

 

режим реального времени

13 (2),

 

ресурс

12 (1, 2),

 

 

... Будем считать, что всякий потребляемый объект (независимо от формы его существования), обладающий некоторой практической ценностью для потребителя, является ресурсом [12] . ... лекция 12, страница 1 »

С

 

сегмент

10 (1, 2),

 

сегментный регистр

10 (1, 2),

 

селектор

16 (1),

 

 

... Основой получения физического адреса, выдаваемого на адресную шину микропроцессора, служит логический адрес. Он состоит из двух частей: селектора, являющегося идентификатором сегмента, и смещения в сегменте. ... лекция 16, страница 1 »

 

символическая запись команды

7 (1, 2, 3), 8 (2, 3), 9 (1),

 

статическое распределение памяти

15 (1),

 

 

... При статическом распределении вся необходимая оперативная память выделяется процессу в момент его порождения. При этом память выделяется единым блоком необходимой длины, начало которого определяется базовым адресом. Программа пишется в адресах относительно начала блока, а физический адрес команды или операнда при выполнении программы формируется как сумма базового адреса блока и относительного адреса в блоке. Значение базового адреса устанавливается при загрузке программы в оперативную память. ... лекция 15, страница 1 »

 

страница

10 (2),

 

страничное преобразование адреса

15 (2), 16 (1, 2),

 

структурный конфликт

11 (2),

 

 

... Структурные конфликты возникают в том случае, когда аппаратные средства процессора не могут поддерживать все возможные комбинации команд в режиме одновременного выполнения с совмещением. ... лекция 11, страница 2 »

 

сумматор

3 (1, 2),

 

схемное устройство управления

4 (1, 2),

 

счетчик

1 (2), 2 (1),

 

 

... Счетчиком называется электронная схема, предназначенная для подсчета числа сигналов, поступающих на его счетный вход. ... лекция 2, страница 1 »

Т

 

таблица векторов прерываний

14 (3),

 

таблица страниц

16 (1, 2),

 

такт конвейера

11 (1, 2, 3),

 

триггер

1 (2), 2 (1, 2),

 

 

... Триггер – электронная схема, обладающая двумя устойчивыми состояниями. Переход из одного устойчивого состояния в другое происходит скачкообразно под воздействием управляющих сигналов. При этом также скачкообразно изменяется уровень напряжения на выходе триггера [7] . ... лекция 1, страница 2 »

ВСЕ СЛОВА      D  F  J  L  R      А  Б  В  Г  Д  Е  З  И  К  Л      М   Н   О   П   Р   С   Т       У  Ф  Ш  Э     

Предметный указатель

версия для печати

ВСЕ СЛОВА      D  F  J  L  R      А  Б  В  Г  Д  Е  З  И  К  Л      М  Н  О  П  Р  С  Т      У   Ф   Ш   Э      

 

 Ключевое слово

лекции (страницы)

У

 

умножение в прямом коде

3 (1, 2),

 

уровень привилегий

17 (2),

 

 

... Различным объектам (программам, сегментам памяти, запросам на обращение к памяти и к внешним устройствам), которые должны быть распознаны процессором, присваивается идентификатор, называемый уровнем привилегий. ... лекция 17, страница 2 »

 

условный переход

6 (2, 3),

 

устройство управления

4 (1, 2),

 

 

... Для реализации любой команды необходимо на соответствующие управляющие входы любого устройства компьютера подать определенным образом распределенную во времени последовательность управляющих сигналов. Часть цифрового вычислительного устройства, предназначенная для выработки этой последовательности, называется устройством управления. ... лекция 4, страница 1 »

Ф

 

физическая страница

15 (2), 16 (1, 2),

 

физический адрес

6 (1, 2), 10 (1, 2),

 

 

... 20-разрядный адрес, который получается сложением эффективного адреса и увеличенного в 16 раз значения соответствующего сегментного регистра, называется физическим адресом (ФА). ... лекция 6, страница 1 »

 

физический ресурс

12 (2),

 

 

... Под физическим понимают ресурс, который реально существует и при распределении его между пользователями обладает всеми присущими ему физическими характеристиками. ... лекция 12, страница 2 »

 

формат команды

6 (1, 2, 3), 8 (1),

Ш

 

шина ISA

18 (2),

 

шифратор

1 (1),

 

 

... Шифратор – схема, имеющая 2n входов и n выходов, функции которой во многом противоположны функции дешифратора ( рис. 1.4). Эта комбинационная схема в соответствии с унитарным кодом на своих входах формирует позиционный код на выходе ( таблица 1.2). ... лекция 1, страница 1 »

Э

 

этапы выполнения команды

10 (1),

 

эффективный адрес

6 (1, 3), 10 (1, 2),

 

 

... 16-разрядный адрес, получаемый в блоке формирования адреса операнда на основе указанного режима адресации, называется эффективным адресом (ЭА). ... лекция 6, страница 1 »

ВСЕ СЛОВА      D  F  J  L  R      А  Б  В  Г  Д  Е  З  И  К  Л      М  Н  О  П  Р  С  Т      У   Ф   Ш   Э      

Предметный указатель

версия для печати

ПОСТРАНИЧНО      D   F   J   L   R      А   Б   В   Г   Д   Е   З   И   К   Л      М   Н   О   П   Р   С   Т      У   Ф   Ш   Э     

 

 Ключевое слово

лекции (страницы)

D

 

D-триггер

1 (2), 2 (2),

F

 

FIFO

13 (1),

J

 

JK-триггер

1 (2), 2 (1),

L

 

LIFO

13 (1),

R

 

RAM

5 (1),

 

ROM

5 (1),

 

 

... По типу обращения ЗУ делятся на устройства, допускающие как чтение, так и запись информации, и постоянные запоминающие устройства (ПЗУ), предназначенные только для чтения записанных в них данных (ROM - read only memory). ... лекция 5, страница 1 »

 

RS-триггер

1 (2),

А

 

алгоритм планирования Корбато

13 (1),

 

АЛУ

3 (1, 2),

Б

 

базово-индексная адресация

6 (1),

 

 

...

Эффективный адрес при базово-индексной адресации равен сумме содержимого базового и индексного регистров, определяемых командой:

... лекция 6, страница 1 »

 

безусловный переход

6 (2, 3),

 

буфер ассоциативной трансляции адреса страницы

16 (2),

 

 

... При страничном преобразовании номера виртуальной страницы в номер физической страницы используется кэш-буфер ассоциативной трансляции (TLB), содержащий физические адреса 32-х наиболее активно используемых страниц ( рис. 16.5) и расположенный непосредственно в микропроцессоре. ... лекция 16, страница 2 »

 

быстродействие памяти

5 (1),

 

 

...

Быстродействие памяти определяется продолжительностью операции обращения, то есть временем, затрачиваемым на поиск нужной информации в памяти и на ее считывание, или временем на поиск места в памяти, предназначаемого для хранения данной информации, и на ее запись:

tобр = max(tобр сч, tобр зп)

где tобр сч - быстродействие  ЗУ при считывании информации; tобр зп - быстродействие  ЗУ при записи.

... лекция 5, страница 1 »

В

 

виртуальная память

15 (2), 16 (1),

 

 

... Принцип виртуальной памяти предполагает, что пользователь при подготовке своей программы имеет дело не с физической ОП, действительно работающей в составе компьютера и имеющей некоторую фиксированную емкость, а с виртуальной (кажущейся) одноуровневой памятью, емкость которой равна всему адресному пространству, определяемому размером адресной шины (Lша) компьютера: ... лекция 15, страница 2 »

 

виртуальная страница

15 (2), 16 (1, 2),

 

виртуальный ресурс

12 (2),

 

 

... Виртуальный ресурс - это некая модель, которая строится на базе физического ресурса, имеет расширенные функциональные возможности по отношению к физическому ресурсу, на базе которого он создан, или обладает некоторыми дополнительными свойствами, которых физический ресурс не имеет. ... лекция 12, страница 2 »

 

время выполнения команды

9 (1),

 

время реакции

14 (1),

 

 

... Время реакции - это время между появлением сигнала запроса прерывания и началом выполнения прерывающей программы (обработчика прерывания) в том случае, если данное прерывание разрешено к обслуживанию. ... лекция 14, страница 1 »

Г

 

глубина прерывания

14 (1),

 

 

... Глубина прерывания - максимальное число программ, которые могут прерывать друг друга. ... лекция 14, страница 1 »

Д

 

датчик сигналов

4 (1, 2),

 

двухступенчатый триггер

1 (2), 2 (2),

 

дескриптор

16 (1, 2),

 

дефрагментация памяти

15 (1),

 

дешифратор

1 (1),

 

 

... Дешифратором называется комбинационная схема, имеющая n входов и 2n выходов и преобразующая двоичный код на своих входах в унитарный код на выходах. ... лекция 1, страница 1 »

 

дизассемблер

8 (3),

 

динамическое распределение памяти

15 (2),

 

 

... При динамическом распределении памяти каждой программе в начальный момент выделяется лишь часть от всей необходимой ей памяти, а остальная часть выделяется по мере возникновения реальной потребности в ней. ... лекция 15, страница 2 »

 

дисциплина распределения ресурсов

13 (1, 2),

Е

 

емкость памяти

5 (1, 2),

 

 

... Емкость памяти - это максимальное количество данных, которое в ней может храниться. ... лекция 5, страница 1 »

З

 

запоминающее устройство

5 (1, 2),

 

 

...

Памятью ЭВМ называется совокупность устройств, служащих для запоминания, хранения и выдачи информации.

Отдельные устройства, входящие в эту совокупность, называются запоминающими устройствами (ЗУ) того или иного типа [7].

... лекция 5, страница 1 »

 

запрос прерывания

14 (1, 2, 3),

 

защита от записи

17 (1),

 

защита от считывания

17 (1),

 

защита памяти

10 (2),

 

защита по привилегиям

17 (2),

 

защита при управлении памятью

17 (2),

 

ЗУ с последовательным доступом

5 (1),

 

 

... В ЗУ с последовательным доступом производится последовательный просмотр участков носителя информации, пока нужный участок не займет некоторое нужное положение напротив головок чтения/записи (например, магнитные ленты - МЛ). ... лекция 5, страница 1 »

 

ЗУ с произвольным доступом

5 (1),

 

 

... В ЗУ с произвольным доступом (RAM - random access memory) время доступа не зависит от места расположения участка памяти (например, ОЗУ). ... лекция 5, страница 1 »

 

ЗУ с прямым доступом

5 (1),

 

 

... В ЗУ с прямым (циклическим) доступом благодаря непрерывному вращению носителя информации (например, магнитный диск - МД) возможность обращения к некоторому участку носителя циклически повторяется. Время доступа здесь зависит от взаимного расположения этого участка и головок чтения/записи и во многом определяется скоростью вращения носителя. ... лекция 5, страница 1 »

И

 

идеальный конвейер

11 (2),

 

иерархический принцип построения памяти

5 (1),

 

интерфейс

18 (1, 2),

 

 

... Интерфейс - это совокупность программных и аппаратных средств, предназначенных для передачи информации между компонентами ЭВМ и включающих в себя электронные схемы, линии, шины и сигналы адресов, данных и управления, алгоритмы передачи сигналов и правила интерпретации сигналов устройствами. ... лекция 18, страница 1 »

К

 

каталог таблиц страниц

16 (1, 2),

 

 

... Каталог таблиц страниц всегда присутствует в ОП и содержит указания по размещению таблицы страниц, относящейся к тому или иному процессу. ... лекция 16, страница 1 »

 

кеш-память

5 (1),

 

 

... Для заполнения пробела между РП и ОП по объему и времени обращения в настоящее время используется кэш-память, которая организована как более быстродействующая (и, следовательно, более дорогая) статическая оперативная память со специальным механизмом записи и считывания информации и предназначена для хранения информации, наиболее часто используемой при работе программы. ... лекция 5, страница 1 »

 

кольцо защиты

17 (2),

 

команда цикла

6 (2, 3),

 

комбинационная схема

3 (1, 2),

 

конвейер

11 (1, 2, 3),

 

контроллер приоритетных прерываний

14 (3),

 

контроллер прямого доступа к памяти

18 (2),

 

конфликт по данным

11 (2, 3),

 

конфликт по управлению

11 (2),

 

косвенная адресация

6 (1),

 

 

... При регистровой косвенной адресации эффективный адрес операнда находится в базовом регистре BX или одном из индексных регистров DI либо SI ... лекция 6, страница 1 »

 

коэффициент мультипрограммирования

12 (2),

 

 

... Работа мультипрограммной ЭВМ в большой степени зависит от коэффициента мультипрограммирования (Км) - количества программ, которое может одновременно обрабатываться в мультипрограммном режиме. ... лекция 12, страница 2 »

 

круговой циклический алгоритм

13 (1),

Л

 

логический адрес

15 (1, 2), 16 (1, 2),

 

 

... Виртуальный (логический) адрес в этом случае представляет собой номер виртуальной страницы и смещение внутри этой страницы. ... лекция 15, страница 2 »

М

 

магистрально-модульный принцип

18 (1, 2),

 

 

... Главным направлением решения указанных проблем является магистрально-модульный способ построения ЭВМ рис. 18.1: все устройства, составляющие компьютер, включая и микропроцессор, организуются в виде модулей, которые соединяются между собой общей магистралью ... лекция 18, страница 1 »

 

маскируемое прерывание

14 (2, 3),

 

метод граничных регистров

17 (1, 2),

 

метод ключей защиты

17 (1, 2),

 

микрокоманда

4 (1, 2),

 

микрооперация

4 (1),

 

 

... Любое действие, выполняемое в операционном блоке, описывается некоторой микропрограммой и реализуется за один или несколько тактов. Элементарная функциональная операция, выполняемая за один тактовый интервал и приводимая в действие управляющим сигналом, называется микрооперацией [7]. Например, в спроектированном АЛУ для умножения чисел в первом такте выполняются следующие микрооперации: TX=0, TY=0, RGX=|X|, RGY=|Y|, RGZ=0. Совокупность микроопераций, выполняемых в одном такте, называется микрокомандой (МК). Если все такты должны иметь одну и ту же длину, а именно это имеет место при работе компьютера, то она устанавливается по самой продолжительной микрооперации. Микрокоманды, предназначенные для выполнения некоторой функционально законченной последовательности действий, образуют микропрограмму. ... лекция 4, страница 1 »

 

микропрограмма

4 (1, 2),

 

микропрограммное устройство управления

4 (1, 2),

 

 

... В микропрограммных УУ каждой команде ставится в соответствие совокупность хранимых в специальной памяти слов - микрокоманд. Каждая из микрокоманд содержит информацию о микрооперациях, подлежащих выполнению в данном такте, и указание, какое слово должно быть выбрано из памяти в следующем такте. ... лекция 4, страница 1 »

 

мультипрограммный режим работы

10 (2), 12 (1, 2),

 

 

... Мультипрограммным режимом работы (многозадачностью) называется такой способ организации работы системы, при котором в ее памяти одновременно содержатся программы и данные для выполнения нескольких процессов обработки информации (задач) [4]. При этом должна обеспечиваться взаимная защита программ и данных, относящихся к различным задачам, а также возможность перехода от выполнения одной задачи к другой (переключение задач). ... лекция 12, страница 1 »

Н

 

немаскируемое прерывание

14 (2, 3),

 

непосредственная адресация

6 (1),

 

 

... Непосредственная адресация предполагает, что операнд занимает одно из полей команды и, следовательно, выбирается из оперативной памяти одновременно с ней. В зависимости от форматов обрабатываемых процессором данных непосредственный операнд может иметь длину 8 или 16 бит, что в дальнейшем будем обозначать data8 и data16 соответственно. ... лекция 6, страница 1 »

О

 

ОЗУ

5 (1, 2),

 

оперативная память

5 (1),

 

 

... Оперативная память - устройство, которое служит для хранения информации (программ, исходных данных, промежуточных и конечных результатов обработки), непосредственно используемой в ходе выполнения программы в процессоре. ... лекция 5, страница 1 »

 

относительная адресация

6 (1),

 

 

...

При регистровой относительной адресацииэффективный адрес равен сумме содержимого базового или индексного регистра и смещения:

... лекция 6, страница 1 »

 

относительная базово-индексная адресация

6 (1),

 

 

...

Наиболее сложен механизм относительной базово-индексной адресации. Эффективный адрес в этом случае равен сумме 8- или 16-разрядного смещения и базово-индексного адреса:

... лекция 6, страница 1 »

 

очередь

12 (1, 2),

П

 

пакетный режим

13 (2),

 

память микропрограмм

4 (2),

 

постбайт

6 (1, 3),

 

 

... Второй байт команды, называемый постбайтом, определяет операнды, участвующие в операции. ... лекция 6, страница 1 »

 

прерывание

14 (1, 2, 3),

 

 

... Прерывание - это прекращение выполнения текущей команды или текущей последовательности команд для обработки некоторого события специальной программой - обработчиком прерывания, с последующим возвратом к выполнению прерванной программы ... лекция 14, страница 1 »

 

приоритет запросов прерываний

14 (1, 2, 3),

 

приоритет программы

12 (2),

 

программно-управляемая передача

18 (2),

 

 

... Программно-управляемая передача данных осуществляется при непосредственном участии и под управлением процессора. ... лекция 18, страница 2 »

 

пропускная способность

12 (1, 2),

 

процесс

12 (1, 2),

 

 

... В строгом понимании процесс - это система действий, реализующая определенную функцию в вычислительной системе и оформленная так, что управляющая программа вычислительной системы может перераспределять ресурсы этой системы в целях обеспечения мультипрограммирования. То есть процесс - это некоторая деятельность, связанная с исполнением программы на процессоре. ... лекция 12, страница 1 »

 

прямая адресация

6 (1),

 

 

... Прямая адресация предполагает, что эффективный адрес является частью команды. Так как ЭА состоит из 16 разрядов, то и соответствующее поле команды должно иметь такую же длину. ... лекция 6, страница 1 »

 

прямая регистровая адресация

6 (1),

 

прямой доступ к памяти

18 (2),

 

 

... Альтернативой программно-управляемому обмену служит прямой доступ к памяти - способ быстродействующего подключения внешнего устройства, при котором оно обращается к оперативной памяти, не прерывая работы процессора [3] . Такой обмен происходит под управлением отдельного устройства - контроллера прямого доступа к памяти (КПДП). ... лекция 18, страница 2 »

Р

 

регистровая память

5 (1), 10 (1),

 

 

... регистровая память - набор регистров, входящих непосредственно в состав микропроцессора (центрального процессора - CPU). Регистры CPU программно доступны и хранят информацию, наиболее часто используемую при выполнении программы: промежуточные результаты, составные части адресов, счетчики циклов и т.д. Регистровая память имеет относительно небольшой объем (до нескольких десятков машинных слов). РП работает на частоте процессора, поэтому время доступа к ней минимально. ... лекция 5, страница 1 »

 

регистр сдвига

1 (2), 2 (2),

 

регистр хранения

2 (2),

 

 

... Регистр – внутреннее запоминающее устройство процессора или внешнего устройства, предназначенное для временного хранения обрабатываемой или управляющей информации [3] . Регистры представляют собой совокупность триггеров, количество которых равняется разрядности регистра, и вспомогательных схем, обеспечивающих выполнение некоторых элементарных операций. Набор этих операций, в зависимости от функционального назначения регистра, может включать в себя одновременную установку всех разрядов регистра в "0", параллельную или последовательную загрузку регистра, сдвиг содержимого регистра влево или вправо на требуемое число разрядов, управляемую выдачу информации из регистра (обычно используется при работе нескольких схем на общую шину данных) и т.д. ... лекция 2, страница 2 »

 

режим адресации

8 (3), 9 (1, 2),

 

режим разделения времени

13 (2),

 

режим реального времени

13 (2),

 

ресурс

12 (1, 2),

 

 

... Будем считать, что всякий потребляемый объект (независимо от формы его существования), обладающий некоторой практической ценностью для потребителя, является ресурсом [12] . ... лекция 12, страница 1 »

С

 

сегмент

10 (1, 2),

 

сегментный регистр

10 (1, 2),

 

селектор

16 (1),

 

 

... Основой получения физического адреса, выдаваемого на адресную шину микропроцессора, служит логический адрес. Он состоит из двух частей: селектора, являющегося идентификатором сегмента, и смещения в сегменте. ... лекция 16, страница 1 »

 

символическая запись команды

7 (1, 2, 3), 8 (2, 3), 9 (1),

 

статическое распределение памяти

15 (1),

 

 

... При статическом распределении вся необходимая оперативная память выделяется процессу в момент его порождения. При этом память выделяется единым блоком необходимой длины, начало которого определяется базовым адресом. Программа пишется в адресах относительно начала блока, а физический адрес команды или операнда при выполнении программы формируется как сумма базового адреса блока и относительного адреса в блоке. Значение базового адреса устанавливается при загрузке программы в оперативную память. ... лекция 15, страница 1 »

 

страница

10 (2),

 

страничное преобразование адреса

15 (2), 16 (1, 2),

 

структурный конфликт

11 (2),

 

 

... Структурные конфликты возникают в том случае, когда аппаратные средства процессора не могут поддерживать все возможные комбинации команд в режиме одновременного выполнения с совмещением. ... лекция 11, страница 2 »

 

сумматор

3 (1, 2),

 

схемное устройство управления

4 (1, 2),

 

счетчик

1 (2), 2 (1),

 

 

... Счетчиком называется электронная схема, предназначенная для подсчета числа сигналов, поступающих на его счетный вход. ... лекция 2, страница 1 »

Т

 

таблица векторов прерываний

14 (3),

 

таблица страниц

16 (1, 2),

 

такт конвейера

11 (1, 2, 3),

 

триггер

1 (2), 2 (1, 2),

 

 

... Триггер – электронная схема, обладающая двумя устойчивыми состояниями. Переход из одного устойчивого состояния в другое происходит скачкообразно под воздействием управляющих сигналов. При этом также скачкообразно изменяется уровень напряжения на выходе триггера [7] . ... лекция 1, страница 2 »

У

 

умножение в прямом коде

3 (1, 2),

 

уровень привилегий

17 (2),

 

 

... Различным объектам (программам, сегментам памяти, запросам на обращение к памяти и к внешним устройствам), которые должны быть распознаны процессором, присваивается идентификатор, называемый уровнем привилегий. ... лекция 17, страница 2 »

 

условный переход

6 (2, 3),

 

устройство управления

4 (1, 2),

 

 

... Для реализации любой команды необходимо на соответствующие управляющие входы любого устройства компьютера подать определенным образом распределенную во времени последовательность управляющих сигналов. Часть цифрового вычислительного устройства, предназначенная для выработки этой последовательности, называется устройством управления. ... лекция 4, страница 1 »

Ф

 

физическая страница

15 (2), 16 (1, 2),

 

физический адрес

6 (1, 2), 10 (1, 2),

 

 

... 20-разрядный адрес, который получается сложением эффективного адреса и увеличенного в 16 раз значения соответствующего сегментного регистра, называется физическим адресом (ФА). ... лекция 6, страница 1 »

 

физический ресурс

12 (2),

 

 

... Под физическим понимают ресурс, который реально существует и при распределении его между пользователями обладает всеми присущими ему физическими характеристиками. ... лекция 12, страница 2 »

 

формат команды

6 (1, 2, 3), 8 (1),

Ш

 

шина ISA

18 (2),

 

шифратор

1 (1),

 

 

... Шифратор – схема, имеющая 2n входов и n выходов, функции которой во многом противоположны функции дешифратора ( рис. 1.4). Эта комбинационная схема в соответствии с унитарным кодом на своих входах формирует позиционный код на выходе ( таблица 1.2). ... лекция 1, страница 1 »

Э

 

этапы выполнения команды

10 (1),

 

эффективный адрес

6 (1, 3), 10 (1, 2),

 

 

... 16-разрядный адрес, получаемый в блоке формирования адреса операнда на основе указанного режима адресации, называется эффективным адресом (ЭА). ... лекция 6, страница 1 »

ПОСТРАНИЧНО      D   F   J   L   R      А   Б   В   Г   Д   Е   З   И   К   Л      М   Н   О   П   Р   С   Т      У   Ф   Ш   Э