Для реализации отношений (3.9), (3.10) можно применить способ сравнения, основанный на использовании последовательных вычитающих схем. Одна из таких схем приведена на рис. 3.2.
|
|
|
|
|
|
|
|
di |
|
|
|
|
|
|
|
|
|
Ввод |
|
A |
Сдвиговый регистр Аi |
|
|
Блок |
|
|
|
|
|
||||||
|
|
|
|
вычи- |
|
|
||
|
|
|
|
|
|
|||
|
|
|
|
|||||
|
|
|
|
|
тания |
|
bi+1 |
|
|
|
|
Сдвиговый регистр Sj |
|
|
FS |
|
|
Ввод Sj |
|
|
|
|||||
|
|
|
|
|
|
|||
|
|
|
|
|
||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
T |
|
|
|
|
|
|
|
|
Триггер задержки |
||
|
|
|
|
|
|
|
||
|
|
|
|
|
|
|
|
|
Рис. 3.2. Устройство сравнения с использованием блока вычитания последовательного типа
Cодержимое младших разрядов сдвиговых регистров синхронно сдвигается на входы старших разрядов, а на выходе логического блока вычитания в каждом такте генерируются сигналы поразрядной разности di и переноса bi+1. Пройдя через триггер задержки на 1 такт, перенос поступает на вход блока вычитания.
Результат сравнения определяется значением последнего сигнала переноса bn. Если bn = 1, то это означает, что A < Sj.
Работу блока вычитания можно описать при помощи таблицы истинно-
сти (табл. 3.1).
Таблица 3.1
Таблица истинности устройства вычитания
|
Сигнал разности (di) |
|
Сигнал переноса (bi+1) |
|||||||
ai |
Sji |
|
bi |
ai |
|
Sji |
|
bi |
||
|
|
|
|
|
|
|
|
|
|
|
|
|
0 |
|
1 |
|
|
|
0 |
|
1 |
|
|
|
|
|
|
|
|
|
|
|
0 |
0 |
0 |
|
1 |
0 |
|
0 |
0 |
|
1 |
0 |
1 |
1 |
|
0 |
0 |
|
1 |
1 |
|
1 |
1 |
0 |
1 |
|
0 |
1 |
|
0 |
0 |
|
0 |
1 |
1 |
0 |
|
1 |
1 |
|
1 |
0 |
|
1 |
|
|
|
|
|
|
|
|
|
|
|
70