2.3 Мультиплексори
Мультиплексор (multiplexor) – функціональний пристрій, якій здійснює комутацію сигналу (даних) з одного з декількох входів до одного виходу. При цьому, номер входу, який підключено до виходу визначається двійковим кодом сигналу, який подано на адресні входи мультиплексора.
Кількість входів даних і кількість адресних входів мультиплексора пов’язані співвідношенням
де ND – кількість входів даних;
NА – кількість адресних входів.
Управління вибором адреси здійснюється за допомогою дешифратора, який є складовою частиною мультиплексора.
При циклічному, послідовному змінювані адресних сигналів процес мультиплексування можливо розглядати як процес об’єднання (часового ущільнення) сигналів для передавання їх по одному каналу зв’язку.
Для керування роботою мультиплексорів, які входять до складу складних пристроїв також можуть використовуватись сигнали дозволу роботи E.
Умовне графічне позначення мультиплексора показано на рис. 2.3.
На рис. 2.3 показано мультиплексор, який виконує перетворення 4 – 1 (чотири сигнали даних в один вихід). Активним сигналом входу E є сигнал логічного 0.
MUX
D0
D1
D2
D3
A0
A1
E
Рис. 2.3 – умовне графічне позначення мультиплексора.
2.4 Демультиплексори
Демультиплексор виконує операцію зворотну до алгоритму роботи мультиплексора. Він має один інформаційний вхід й декілька виходів і виконує комутацію (розподілення) сигналу з цього входу на один з виходів. Номер виходу в кожну мить визначається двійковим кодом, який надходить на адресні входи. В якості демультиплексора також можливо використовувати декодер-демультиплексор, якщо сигнал даних подати на вхід E, а адресні сигнали на входи даних.
Умовне графічне позначення демультиплексора, який виконує операцію зворотну до алгоритму роботи мультиплексора, який показано на рис. 2.3 наведено на рис. 2.4.
Рисунок 2.4 – Умовне графічне позначення демультиплексора
2.5 Суматори
Суматор це пристрій, якій виконує операцію арифметичного додавання чисел, які подані у двійковому коді. Відповідно до побудування й виконання операції додавання суматори розподіляють на послідовні й паралельні (комбінаційні). В цьому курсі розглядаються лише послідовні суматори.
Відповідно правил виконання арифметичних операцій в позиційних системах числення, додавання багато розрядних чисел виконується порозрядно, починаючи з молодшого розряду з урахуванням переносу з молодшого розряду. Для реалізації такого алгоритму використовуються напівсуматори й суматори. Напівсуматор використовується для виконання операції додавання без урахування вхідного перенесення, а суматор виконує додавання з урахуванням вхідного перенесення. Напівсуматор й суматор формують результат виконання операції додавання й сигнал перенесення, в разі якщо перенесення відбувається.
Для побудування багаторозрядного комбінаційного суматора напівсуматори об’єднуються таким чином, щоб розряди чисел, які додаються, було включено паралельно, а сигнали перенесення формувалися послідовно від молодшого розряду суматора до наступного по всій схемі. Умовне графічне позначення однорозрядного комбінаційного суматора показано на рис. 2.5a, а об’єднання однорозрядних суматорів для отримання багаторозрядного (4-розрядного) суматора показано на рис. 2.5b.
a
b
Рисунок 2.5 – умовне графічне позначення суматора
На рис. 2.5 прийнято такі позначення:
CI – (carry input) вхідне перенесення;
CO – (carry output) вихідне перенесення;
S – (sum) результат додавання (порозрядний);
An , Bn – значення відповідних розрядів двійкових чисел.
Комбінаційні суматори в цифровій техніці використовуються для побудування цифрових компараторів, арифметико-логічних пристроїв тощо.