Организация приоритетного арбитража.
Для координации доступа к системной шине нескольких процессоров арбитры шин каждого из этих процессоров совместно определяют порядок доступа процессоров к шине. Принцип арбитража основан на концепции приоритета согласно которой в любой промежуток времени одно ведущее устройство будет иметь приоритет над всеми остальными ведущими устройствами. В соответствии с этим, каждому арбитру на шине присваивается свой приоритет. Арбитр имеющий наивысший приоритет захватывает управление шиной в тот момент, когда арбитр с более низким приоритетом заканчивает цикл обмена. арбитр с более низким приоритетом может захватывать шину в тот момент, когда она не требуется арбитру с более высоким приоритетом. Захватив магистраль арбитр добровольно не отдаёт её. сдать системную магистраль арбитр может в следующих случаях:
по требованию арбитра с более высоким приоритетом.
По команде HALT.
Если процессора данного арбитра магистрали обращается к резидентной шине.
Процессор не имеет информации о наличии в схеме арбитра шин и выполняет команды так, как будто он имеет исключительное право на системную магистраль. Поэтому если процессору не предоставлено право использовать в данный момент системную шину, арбитр шины сигналом AEN переводит в третье состояние выходы адресных регистров, усилителей данных, управляющих выходов системного контроллера и через микросхему ГФ84 запрещает выдачу сигнала READY на процессор. при отсутствии сигнала READY процессор переходит в состояние ожидания до того момента, когда арбитр шины не захватит системную магистраль. Это предотвращает столкновение сигналов от нескольких процессоров на системной магистрали. Арбитр определяет занятость магистрали по сигналу BUSY. Данный сигнал выходит из арбитра шин через каскад с открытым коллектором
.
Данный вывод арбитра шин одновременно является и входом и выходом. Если ни один из арбитров шин не захватил магистраль, то их выходные каскады становятся закрытыми. В результате на шине BUSY появляется сигнал единичного уровня. Арбитр шин, которому необходимо захватить магистраль, проверяет линию BUSY и при наличии на ней единицы, осуществляет процесс захвата магистрали. Параллельно с этим он открывает выходной каскад сигнала BUSY, переводя сигнал BUSY в нулевое состояние.
В микропроцессорных системах чаще всего используется 3 схемы, распределения приоритетов между арбитрами шин:
Параллельная.
Последовательная.
Циклическая.
В параллельной схеме можно задать любое распределение приоритетов между арбитрами шин. Данная схема содержит приоритетный контроллер, который и распределяет приоритеты.
При большом количестве арбитров шин приоритетный контроллер проще строить на микросхеме ПЗУ. Недостаток данной схемы заключается в том, что приоритеты распределены жёстко.
Схема с циклическим приоритетом.
Отличие от предыдущей схемы заключается в том, что в схему введён счётчик, который периодически изменяет приоритеты.
Схема последовательного распределения приоритетов.
Первый арбитр шин имеет наивысший приоритет. Ему всегда разрешается выход на магистраль. Если ему магистраль не нужна, то он представляет её следующему арбитру шин и т.д. Достоинство: простота. Недостатки:
Последний арбитр шин имеет самый низкий приоритет, поэтому магистраль ему может не достаться.
Заключается в том, что сигнал по всей цепочке арбитров шин должен успеть переместиться в течении одного такта частоты BCLK. Это накладывает ограничение на количество арбитров шин, участвующих в такой схеме.
Типовая схема включения арбитра шин.
В зависимости от конфигурации микропроцессорной системы могут быть применены 4 различных режима работы арбитра шин. Они определяются основными сигналами IOB и SYSB, а также дополнительным сигналом SYSB/RESB:
Работа только с системной шиной.
Работа с системной шиной памяти и резидентной шиной ввода вывода.
Работа с системной шиной и резидентной шиной.
Работа с системной шиной, резидентной шиной памяти и резидентной шиной ввода вывода.
1.Работа с системной шиной.
И к памяти и к УВВ процессор может обращаться только выйдя на системную магистраль, куда выходят и другие процессоры. Все ресурсы у данного процессора находятся на магистрали. Выйти на магистраль ему помогает арбитр шин.
Когда процессор ходче выполнить какую-то операцию на системной магистрали, он сообщает об этом сигналами состояния S0,S1,S2. Арбитр шин ВБ9 обмениваясь сигналами BPR0 и BPRN с другими арбитрами шин пытается захватить системную магистраль. Когда ему это удаётся, он выдаёт сигнал AEN на системный контроллер. Системный контроллер начинает работу, формируя управляющие сигналы и сигналы при помощи которых он управляет работой микросхем ИР82 и ВА86. Эти сигналы также зависят от сигналов состояния S0,S1,S2.