Архітектура комп'ютерів

1. Мікропроцесорна система — це:

Сукупність значної кількості функціональних пристроїв, одним з яких є МП;

2. Мікропроцесорний комплект - це:

Сукупність МП та інших інтегральних МС, які сумісні за архітектурою, конструктивним

виконанням та електричними параметрами;

3. До вертикальних рівнів (аспектів) проектування мікропроцесорних пристроїв відносять:

Функціональний, алгоритмічний, конструктивний, технологічний;

4. Архітектура мікропроцесора визначає:

Логічну організацію МП з точки зору користувача;

5. Що з перерахованого не є принципом побудови програмно-керованих ЕОМ згідно архітектури фон Неймана:

Інша відповідь (бо все перераховане підходить);

6. На якій стадії цілочисельного конвеєра процесора Pentium виконується попередня вибірка команди:

Стадія PF;

7. На стадії D2 цілочисельного конвеєра процесора Pentium виконується:

Обчислення адрес операндів;

8. Триступінчатий конвеєр процесора Pentium для обробки чисел з плавоючою комою складається зі стадій:

Х1, Х2, WF;

9. На якій стадії конвеєра Pentium виконується запис результатів:

Інша відповідь (Стадія WB);

10. Якщо операнд знаходиться в коді команди то така адресація називається:

Безпосередньою;

11. Комп'ютерні архітектури за Фліном поділяються на:

SISD, SIMD, MISD, MIMD;

12. Суть «гарвардської архітектури» полягає в тому, що:

Простір памяті команд і даних розділений;

13. Який процесор архітектури ІА-32 був першим:

Intel80386;

14. В якому процесорі вперше з'явилась кеш-пам'ять:

Intel80486;

15. Що містить кеш пам'ять в процесорі I80486:

8КБайт для команд і даних разом;

16. Якою є зовнішня шина даних процесора Pentium:

64-ьох розрядною;

17. Якою є шина адреси процесора Pentium:

32-ох розрядною;

18. В якому процесорі вперше з'явилась інструкція CPUID - розпізнавання сімейства і моделі процесора:

IntelPentium;

19. Який склад кеш пам'яті процесора Pentium:

8КБайт для даних і 8КБайт для команд;

20. Для зберігання операндів з плаваючою комою(крапкою) в процесорі Pentium:

Вісім 80-ти розрядних регістрів із стековим доступом;

21. Який адресний простір доступний процесору I8086:

1024КБайт;

22. Який об'єм пам'яті може адресувати процесор I80286:

16МБайт;

23. Межа адресного простору для процесора I80386 складає:

Інша відповідь (4ГБайт);

24. З скількох магістралей складається системна шина ПК:

Інша відповідь (з трьох магістралей);

25. Які з наведених магістралей не є двонапрямленими:

магістраль адреси;

26. Кеш-память L1 називають:

первинним кешем;

27. Кеш-память L2 називають:

вторинним кешем;

28. З яким процесором сумісна шина VLB:

Intel80486;

29. Скільки рівнів КЕШа у процесорі Pentium:

Інша відповідь (Два рівні);

30. Яка довжина рядків кешу в процесорах Pentium Pro і Pentium II в байтах:

32 Байти;

31. Зі скількох стадій складається конвеєр процесора Pentium Pro:

12 стадій;

32. На яку кількість входжень розраховано буфер ВТВ для реалізації динамічного передбачення переходів в процесорі Pentium:

Інша відповідь (256 входжень);

33. Специфікація Processor Performance Rating (P-rating) визначає методологію:

Отримання рейтингу продуктивності процесора;

34. Динамічне виконання це:

Комбінація методів передбачення переходів, аналізу проходження даних та віртуального

виконання;

35. В яких процесорах з'явилась архітектура подвійної незалежної шини:

PentiumPro;

36. На скільки входжень розрахований буфер адрес переходів процесора Pentium Pro:

512;

37. Скільки ІА-команд можуть декодувати декодери процесора Pentium Pro за один такт:

Можуть декодувати до трьох команд;

38. Скільки мікрооперацій за один такт може видати декодер D0 процесора Pentium Pro:

До 4-ьох;

39. Інтерфейс системної шини процесорів Р6 покоління дозволяє об'єднати в симетричну мультипроцесорну систему (за допомогою внутрішніх схем арбітражу):

До 4-ьох процесорів;

40. Розмір первинного кешу процесорів Pentium Pro збільшено до:

Інша відповідь (32-ох Кбайт);

41. Спекулятивне виконання команд полягає у:

Виконанні команд в оптимальній послідовності з метою постійної завантаженості

виконуючих блоків;

42. Виконання ММХ інструкцій базується на технології:

SIMD;

43. Що означає режим запису UC:

Без кешування;

44. Що стається, якщо невирівнювання даних перетинає границю рядка кешу:

Падіння продуктивності;

45. Який процесор є представником архітектури ІА-64:

Itanium;

46. Скільки інструкцій може виконуватись одночасно в архітектурі ІА-64:

Інша відповідь (три);

47. Як називаються ідентифікатори - посилання на регістри передбачення в архітектурі ІА-64:

Предикати;

48. Скільки регістрів передбачення використовується в архітектурі ІА-64:

64 регістри;

49. Скільки розрядів мають пакети інструкцій в ІА-64:

128;

50. Яка мікроархітектура лежить в основі процесора Pentium 4:

NetBurst;

51. Який розмір в кілобайтах має ВТВ (Branch Target Buffer) процесора Pentium 4:

Інша відповідь;

52. Яка довжина конвеєра процесора Pentium 4:

20-цять стадій;

53. Як позначаються регістри ММХ в процесорі Pentium:

ММ0-ММ7;

54. Які типи даних опрацьовують команди ММХ:

64-ьох бітні та запаковані;

55. Що означає суфікс US в командах ММХ:

Визначає арифметику;

56. Яке призначення має інструкція EMMS:

Очищує стан ММХ;

57. Яка з цих команд є командою порівняння ММХ даних:

PCMPEQ;

58. В якій з запропонованих ММХ інструкцій в якості операнда використовується подвійне запаковане слово:

PMOVD;

59. Які з наведених ММХ команд є командами зсуву:

PSRAW, PSRLW;

60. Якої максимальної розрядності данні опрацьовують логічні команди ММХ:

64-розрядні;

61. Якої розрядності операнди опрацьовуються командами множення ММХ:

Інша відповідь (16-ти розрядні);

62. Які особливі ситуації генерують команди ММХ:

доступу до памятті;

63. Яка з наведених пар інструкцій може виконуватись паралельно на U та V конвейєрах процесора Pentium:

MOV EAX,ECX; MOV EDX,EBX;

64. Що з нижче наведеного не є типом динамічної пам'яті:

EPROM;

65. Що з перерахованого не містить сучасний процесор:

Інша відповідь (містить все);

66. Як відбувається прогнозування розгалужень в архітектурі ІА-64:

Виконуються обидві гілки одночасно, не потрібні результати відкидаються;

67. Який блок процесора в архітектурі ІА-64 проводить аналіз розгалужень:

Компілятор;

68. Роз'єм Slot 1 використовується для:

Процесорів Intel Pentium II;

69. Скільки універсальних 64-ох розрядних регістрів є в складі процесора на базі архітектури ІА-64:

128;

70. Скільки регістрів для дійсних чисел передбачено архітектурою ІА-64:

128;

71. В чому суть технології спекулятивного завантаження даних в архітектурі ІА-64:

На етапі компіляції інструкції завантаження даних переміщуються вище по коду;

72. Скільки інструкцій входить до 128-бітних пакетів в архітектурі ІА-64:

Інша відповідь (три інструкції);

73. В якості кеш-пам'яті:

використовується staticRAM;

74. Розрядність шини адреси процесора Intel Itanium:

Інша відповідь (48 біт);

75. Розрядність регістрів загального призначення процесора Intel 80286:

Інша відповідь (16-ти розрядні);

76. Запам'ятовуючими елементами динамічної пам'яті є:

Конденсатори;

77. Який тип пам'яті використовується для організації кеш-пам'яті:

Статичний;

78. Який тип пам'яті використовується для організації оперативної пам'яті:

Динамічний;

79. По способу керування монітори бувають:

Композитні та прямого керування;

80. Які з перерахованих груп регістрів відсутні у процесорі Pentium:

Регістри передбачення переходів;

81. Які з наведених шин є локальними:

PCI та VLB;

82. Скільки є режимів роботи клавіатури на 101/клавіші:

Інша відповідь (три);

83. Що з нижче наведеного є модулем пам'яті:

DIMM;

84. Які мікросхеми використовуються в модулі пам'яті SIMM:

EDO;

85. Основними характеристиками шини є:

Швидкість та розрядність передачі даних;

86. Яка пам'ять є енергонезалежною:

CMOS пам'ять;

87. Що з нижче наведеного є типами відеоадаптерів:

EGA, MDA, SVGA;

88. Яка адреса порту вводу/виводу для архітектури х86 відповідає каналу OUT0

системного таймеру:

40h;

89. Об'єднуюча плата може бути:

Активною та пасивною;

90. Які з наведених плат належать до сімейства АТХ?

ATX-Riser;

91. Які з наведених шин можуть бути 8-розрядними:

ISA;

92. Які з наведених шин можуть бути 16-розрядними:

ISA;

93. Які з наведених шин можуть бути 64-розрядними:

PCI;

94. Що з нижче наведеного є типом покращення організації DRAM:

RDRAM;

95. Зі скількох каналів складається системний таймер:

Інша відповідь;

96. В адресному просторі основна пам'ять розташована:

Нижче 640 Кбайт;

97. Які з наведених портів можуть використовуватись для підключення принтерів:

LPT, USB;

98. Які з наведених портів можуть використовуватись для підключення миші:

PS/2, USB;

99. Шина AGP використовується для підключення:

Відеокарти;

100. Які з наведених портів можуть використовуватись для підключення клавіатури:

PS/2, USB, DIN;

101. Які архітектури виділяють при класифікації, що базується на поняттях потоку

команд та потоку даних:

SISD, SIMD, MISD, MIMD;

102. Одним з факторів підвищення швидкодії порту AGP є:

Конвеєризація операцій звернення до памятті;

103. Який з перерахованих принципів не відноситься до фон-Нейманівської

архітектури:

Проведення обчислень однокристальним ЦП;

104. Паралельні комп'ютери згідно структурної систематики Хокні та Джессхоупа поділяються на:

Конвеєрні, неконвеєрні та мікропроцесорні матриці;

105. Яка частота є базовою для всіх шин системної плати:

HostBusClock;

106. Якою є допустима частота шини РСІ за специфікацією РСІ-2.1:

До 66,6 Мгц;

107. Вкажіть вірну послідовність кроків при конфігуруванні пристроїв з підтримкою технології «Plug and Play»

Проводиться ізоляція пристроїв від решти, призначається CSN, зчитується інформація про

сконфігуровані та підтримуванні ресурси;

108. Що з перерахованого не є архітектурою мікропроцесорів:

NetBurst;

109. Якій архітектурі відповідає система команд процесорів сімейства I80х86:

CISC;

110. Які групи описують всі доступні користувачу регістри процесора І8086:

Регістри загального призначення, сегментні регістри, вказівник команд та регістр прапорців;

111. Який регістр не відноситься до сегментних регістрів процесора І8086:

Інша відповідь;

112. Режим SMM мікропроцесорів з 32-розрядною архітектурою це:

Режим системного керування;

113. Який з регістрів загального призначення не може використовуватись в операціях

пересилання даних:

Регістр ESP;

114. В кеші з підтримкою протоколу MESI, І-стан означає:

Рядок в кеші відсутній;

115. Під мікроархітектурою процесора розуміють:

Спосіб та особливості внутрішньої реалізації програмної моделі МП;

116. Форматована ємність жорсткого диску це:

Сума поля даних всіх доступних користувачу секторів;

117. Що з перерахованого не є файловою системою оптичних дисків:

Інша відповідь (бо все є);

118. Який тип пересилки інформації відсутній в інтерфейсі USB:

Інша відповідь (бо все підходить);

119. Для чого призначена архітектура подвійної незалежної шини (Dual Independent

Bus):

Для організації окремого каналу між процесором та кешем;

120. Що з перерахованого не є сигналом інтерфейсу JTAG:

TDT (Test Data Transfer);

121. Яка інформація міститься в регістрі DX 32-розрядного процесора після сигналу RESET:

Інформація про тип процесора;

122. Які функції покладені на регістр GS у процесорі Pentium Pro:

Виконує функції вказівника сегмента даних;

123. Які регістри процесора Pentium Pro відносяться до сегментних:

GS, FS, ES, SS, CS, DS;

124. Для безпосереднього виконання мікрооперацій в процесорі Pentium Pro

використовується:

Два цілочисельних конвеєра та два конвеєра для обробки чисел з плаваючою комою;

125. Однією з особливостей "гарвардської архітектури" є те, що:

Простір пам'яті команд та даних розділений.