124 Память типа Straba Flash

В 1997 г. компания Intel представила новый вид Флэш-памяти, названный СтратаФлэш (StrataFlash), в которой впервые в одном элементе памяти хра­нятся два бита, а не один. Это обеспечивается тем, что в плавающем затворе транзистора фиксируется не только наличие или отсутствие заряда, но и определяется его величина, которая может иметь несколько значений. Раз­личая четыре уровня, можно хранить в одном элементе два бита.

До изобретения памяти СтратаФлэш для увеличения емкости ЗУ шли путем уменьшения размеров схемных элементов и других усовершенствований технологических процессов литографии. СтратаФлэш ознаменовала другой подход к этой проблеме. Хранения двух битов добились практически в тех же запоминающих элементах, которые ранее хранили один бит, преодолев трудности ужесточения допусков на величины вводимых в плавающий за­твор зарядов. Во второй половине 90-х гг. появились коммерческие образцы памяти СтратаФлэш. При этом от емкости 32 Мбита перешли к емкости 64 Мбита без заметных изменений площади кристалла. Запоминающие элементы программируются введением в плавающий затвор одного из 4-х количеств заряда, каждое из которых соответствует паре дво­ичных цифр 11, 10, 01, 00. В зависимости от заряда, запоминающий транзи­стор имеет одно из четырех пороговых напряжений. При считывании ин­формации к затвору транзистора прикладывают напряжение считывания. Ток запоминающего транзистора зависит от порогового напряжения. Опре­деляя ток, можно выявить состояние плавающего затвора.

125 Статистическая память sram

Область применения относительно дорогостоящих статических ОЗУ в сис­темах обработки информации определяется их высоким быстродействием. В частности, они широко используются в кэш-памяти, которая при сравни­тельно малой емкости должна иметь максимальное быстродействие.

Статические ОЗУ (SRAM), как правило, имеют структуру 2DM, часть их при небольшой информационной емкости строится по структуре 2D.

Запоминающими элементами статических ОЗУ служат триггеры с цепями установки и сброса. В связи с этим статические ОЗУ называют также триг-герными. Триггеры можно реализовать по любой схемотехнологии (ТТЛ(Ш), И²Л, ЭСЛ, п-МОП, КМОП, AsGa и др.), соответственно которой существуют разнообразные схемы ЗУ. Различие в параметрах этих ЗУ отра­жает специфику той или иной схемотехнологии. В последнее время наибо­лее интенсивно развиваются статические ЗУ, выполненные по схемотехно­логии КМОП, которая по мере уменьшения топологических норм техноло­гического процесса приобретает высокое быстродействие при сохранении своих традиционных преимуществ.

Среди отечественных серий микросхем хорошо развитыми являются серии К537 технологии КМОП и К132 технологии п-МОП.

Запоминающий элемент ЗУ на n-МОП транзисторах (рис. 4.26, а) представ­ляет собой RS-триггер на транзисторах Т1 и Т2 с ключами выборки ТЗ и Т4. При обращении к данному ЗЭ появляется высокий потенциал на шине вы­борки ШВ, (через i, j соответственно обозначены номера строки и столбца, на пересечении которых расположен ЗЭ). Этот потенциал открывает ключи выборки (транзисторы ТЗ, Т4) по всей строке, и выходы триггеров строки соединяются со столбцовыми шинами считывания-записи. Одна из столб­цовых шин связана с прямым выходом триггера (обозначена через Dj), дру­гая — с инверсным (Dj). Через столбцовые шины можно считывать состоя­ние триггера (штриховыми линиями показан дифференциальный усилитель считывания). Через них же можно записывать данные в триггер, подавая низкий потенциал логического нуля на ту или иную шину.