(Нове покоління типів пам'яті.)

це конкретний SLDRAM. Характеристика RDRAM: швидкодія допускається 400Мгц, разом з передачею даних на обох фронтах прискорює «робочий потік» даних до 800 Мгц. Вважають, що в 2001 році вона буде 1000 Мгц. Зараз контролер RDRAM може підтримувати рівнобіжну роботу 4-х незалежних каналів. Ці канали працюють зі швидкістю 1,6 Гб/с. продуктивність усієї системи 6,4 Гб/с. важлива перевага: собівартість її виробництва набагато нижче, отже, велика продуктивність при малих витратах.

В основі технології, (як і у всякої нової технології) лежить інт. схема нового типу. Спрощена її структура: інтерфейс Ram bus, що забезпечує взаємодію з контролером, ядро, що містить 16 банків (може і32). До кожного з банків підключено по 2 підсилювачі, поєднувані двома внутрішніми шинами. Уперше RDRAM стали ставити на високопродуктивні графічні станції. Розроблений був спеціальний модуль, його назвали RIMM. Його особливість – однакова довжина для всіх сигнальних доріжок, завдяки цьому до усім інт. схемам модуля сигнали доходять одночасно. При роботі на частоті 800 Мгц величина RIMM стає порівнянна з довгої хвилі (близько 37 див), що збільшує вимоги до розташування елементів на модулі. Багато вимог до надійної роботи чипов на такій частоті.

Шина Ram bus з'єднує чипи пам'яті один з одним і модулі RIMM з контролером. Вона складається з 3-х незалежних шин. 16 розрядної шини даних і 2-х шин адреси окремо для рядків і стовпців загальною шириною 8 біт.

Передбачено резервні розряди для адрес, що збільшить обсяг пам'яті до максимуму – Гб. Ефект у роботі RDRAM помітний при пам'яті від 512 мб. По розмірах вони ідентичні стандартними DIMM ці модулі розраховують використовувати з процесорами Merced.

Порівняльна характеристика і перспективні типи динамічної пам'яті.

Специфікація (останній елемент позначення мікросхем або модулів) для асинхронної пам'яті вказує час доступу в одиницях або десятках наносекунд, а для SDRAM вона вказує тривалість циклу.

Час доступу Т_RAC виміряється від початку операції читання (спаду RAS#) до появи достовірних даних на виході.

Тривалість циклу CAS визначає період надходження чергових даних на вихідні шини в середині пакетного циклу.

Максимальна частота – визначається, як частота системної шини, при якій число тактів на цикл не перевищує значень, проголошених оптимальними для даного типу пам'яті. Вона визначається не тільки мікросхемами пам'яті, але і затримками навколишніх її елементів ( коммутирующих елементів чип сету, зовнішніх феров ), довжини провідників.

Час доступу і тривалість першого циклу у всіх чотирьох типів DRAM однакові. Різниця спостерігається в наступних 3-х циклах.

Динамічної пам'яті з дійсно довільним доступом, виконуваним з частотою 66 Мгц ні, для цього потрібна пам'ять згодом доступу 15нс., що поки недосяжно.

Найбільше поширення має пам'ять ЕДО, але при переході на високі частоти системної шини – SDRAM.

Пам'ять ВЕДО є проміжним кроком, тому що вона ефективна до частоти 66 Мгц. Одним з новітніх способів підвищення продуктивності динамічної пам'яті є приміщення статичної Кеш-пам'яті на кристал пам'яті. Така двоступінчаста пам'ять уже серійно випускається. Ця архітектура реалізована фірмами Mitsubishi і Samsung у мікросхемах СRDRАМ. Інша лінія – ЕDRАМ – фірми Ramtron International. Пам'яті з внутрішнім КЭШем значно ефективніше звичайної комбінації DRAM і вторинного КЭШа, особливо в многозадачных системах (тому що тут переключення задач приводить до високої частоти промахів кэш – пам'яті).