Тип ведо (Burst edo) dram.

Даний тип – подальший розвиток конвеєрної архітектури модулів пам'яті. У мікросхемах даного типу крім регістра – засувки утримується внутрішній лічильник адреси колонок для пакетного циклу.

У результаті подовження конвеєра вихідні дані як би відстають на один такт CAS#, зате наступні дані з'являються без тактів чекання процесора, чим забезпечується кращий цикл читання 5-1-1-1. Затримка появи перших даних пакетного циклу окупається підвищеною частотою прийому наступних ВЕДО – пам'ять застосовується в модулях SIMM-72 і DIMM, але підтримується не всіма чип сетами. ВЕДО можна назвати проміжної між ЕДО і SDRAM, тому що вона ефективна тільки до частоти 66 Мгц.

У цій архітектурі поряд з технологіями FRM і EDO використовується пересилання даних пакетами, Новизна в тім: що при першому звертанні дані автоматично зчитуються відразу ж для декількох послідовних слів (адже ядро улаштоване так, що завжди зчитується цілий рядок, тобто всі стовпці стають відомі) При цьому для пересилання пакета (burst) задаються адресу рядка й адреса найпершого «стовпця»,а внутрішній лічильник автоматично стежить за тим, щоб був переданий весь пакет. Це виключає необхідність пересилати адреси для наступних осередків. Збільшує ефективність послідовного читання великих масивів даних. Схема 5-1-1-1 всього 8 тактів. Ще не встигнувши поширитися, була витиснута SDRAM розробленої в теж час фірмою Intel.

Швидкодія асинхронних типів інт. схем прийнято характеризувати часом циклу звертання, тобтоmin період з яким можна виконати циклічне звертання по довільних адресах (усі 5 операцій) Це мають уведу говорячи про 60(сьогодення модулі) При переході до синхронної пам'яті ( щовикористовує для роботи зовнішню тактову частоту)-стали замість тривалості циклу доступу стали застосовувати мінімально припустимий період тактової частоти. Так з'явилися 10-нс модулі пам'яті, 8-нс,7-нс.

Синхронні типи пам'яті

Убирали все краще від своїх попередників. Основи пристрою залишилися ті ж: ядро, побудоване як матриця з рядками і стовпцями, більший час доступу до рядка, чим до стовпця, пакетне пересилання.

Першим розповсюдженим типом синхронного ОЗП стала SDRAM (Synchronous DRAM). Вона з'явилася за ВЕДО і витиснула неї. Вона з'явилася і тому, що ЕДО не могла задовольнити процесор з частотою 200 Мгц.

SDRAM- швидкодіюча синхронна динамічна пам'ять. Вона працює на частоті системної шини без тактів чекання усередині пакетного циклу. Забезпечує цикл читання 5-1-1-1 на частотах до 100мтц. Від звичайної (асинхронної) динамічної пам'яті, у якої усі внутрішні процеси ініціюються тільки сигналами RAS#, CAS$, і WE#. Пам'ять SDRAM відрізняється використанням постійно присутнього сигналу тактової частоти системної шини CLK.

Це дозволяє створювати усередині мікросхеми високопродуктивний конвеєр на основі осередків динамічної пам'яті зі звичайним часом доступу (50-70)нс. Синхронний інтерфейс дає триразовий виграш у продуктивності в порівнянні зі звичайними мікросхемами DRAM з осередками тієї ж швидкодії.

Мікросхеми SDRAM – пристрою з програмувальними параметрами, зі своїм набором команд і внутрішньою організацією чергування банків. Крім команд запису і читання з програмувальними параметрами пакетного циклу, мається команда автоматичної регенерації. Режим саме регенерації – без яких або зовнішніх звертань. Довжина пакетного циклу читання і записи програмується – вона може бути 1,2,3,4,8 або 256 елементів. Внутрішній лічильник адреси працює по запрограмованій довжині пакетного циклу.

Через особливості інтерфейсу мікросхеми SDRAM не можуть встановлюватися в модулі SIMM, їх застосовують у DIMM або ставлять прямо на системну (або графічну) плату.

Головна відмінність SDRAM від попередніх типів:

1)синхронний метод передачі даних на шину.

2)конвеєрний механізм пересилання burst –пакета.

3)використання декількох (2-х або 4-х) внутрішніх банків пам'яті.

4)передача частини функцій контролера пам'яті логіці, укладеної в самі інт. схему. Розглянемо них докладніше.

Сама головна відмінність – прив'язка (синхронізація) роботи пам'яті до тактовного імпульсам системної шини. А тому що частота процесора зв'язана з частотою системи шини отже синхронізація прискорює обмін даними між ОЗП і процесором. Синхронність дозволяє знати контролерові пам'яті, коли дані готові, що знижує затримки в циклах чекання і пошуку даних. Дані з'являються на виходах інт. схеми разом з текстовими імпульсами.

У відмінності від простого механізму передачі пакетів, конвеєр дозволяє передати весь пакет потактно, забезпечуючи безперебійну роботу ОЗП.

Збільшується продуктивність за рахунок поділу масиву осередків на незалежні внутрішні банки пам'яті. Коли виконується обмін даними з одним банком, інші готуються до наступної операції отже можна без затримок зв'язаних з вибором рядка ядра, виконати швидке послідовне зчитування даних з різних областей пам'яті. Завдяки цьому весь SDRAM змогла працювати з чистотою 100Мгц. Швидкодія SDRAM дало можливість збільшити частоту процесора (уже не з кроком 33 Мгц, а в 50 Мгц, 350, 400, 450, 500...Мгц). Прийнято говорити , що SDRAM виконує команди ініціалізує читання і т.д., а не просте місце для збереження. При кожній частоті схема роботи SDRAM однаковий (5-1-1-1) те найбільший виграш у продуктивності виходить при її установці на ПК із 100 МГЦ шинної.

Характеристика швидкодії SDRAM – це інтервал часу від подачі адреси стовпця до появи даних. Інтервал виміряється в тактах. У інт. схем (тих, що швидше) він = 2, що помедленнее – 3.

При установці SDRAM на 66 МГЦ материнську плату робіть ПК, зросте усього на 5-10%, а от уже на 100Мгц – побільше. Для аматорів швидкостей можна в BIOS установити мінімальне значення тимчасових затримок.

Час доступу SDRAM 7-8 нс., що на порядок швидше DIMM.

Час доступу - виміряється від початку операції читання (спаду RAS#) до появи даних на виході. T_RAS

Тривалість циклу CAS – період надходження чергових даних на виході шини в середині пакетного циклу.