2.6. Арифметико-логические устройства

Арифметико-логические устройства (АЛУ) относятся к универсальным устройствам комбинационного типа и являются основным узлом операционных частей вычислительной техники и автоматики. Они входят в состав программно-управляемых операционных БИС и СБИС, а также выпускаются в виде отдельных ИС. АЛУ способны выполнять различные арифметические и логические операции над двумя многоразрядными числами (операндами). Перестройка на выполнение той или иной операции осуществляется с помощью управляющих сигналов. Обычно разрядность операндов составляет 4, 8, 16. Для обработки операндов большей разрядности включают параллельно несколько АЛУ, соединяя входы CR₀ и выходы CR_n переноса последовательно. Для повышения быстродействия предусматривается соединение их посредством специальных узлов ускоренного переноса.

В схемотехническом отношении основу АЛУ составляет комбинационный сумматор на полусумматорах. Обобщенная структурная схема АЛУ представлена в виде рис. 2.37.

О на содержит устройство выполнения предварительных функций (УПФ), формирователь переносов (ФП) и устройство выполнения выходных функций (УВФ).

На входы УПФ подаются n-разрядные операнды А и В и (n–1) разрядный код управления М. Это устройство, в зависимости от кода М, выполняет над одноименными разрядами операндов типовые логические операции (инверсию, конъюнкцию, дизъюнкцию, «исключающее ИЛИ»). С выхода УПФ результаты поразрядной обработки передаются в ФП и УВФ.

Формирователь переносов работает в двух режимах (арифметических или логических операций), определяемых сигналом М₀.н

В режиме выполнения арифметических операций, основу которых представляет сложение, он вырабатывает сигналы внутреннего переноса, которые учитываются при формировании окончательного результата в УВФ, а также сигнал переноса старшего разряда CR_n, который используется при каскадировании нескольких АЛУ. Кроме того, ФП может осуществлять сдвиг операндов на один разряд влево (вправо). В режиме выполнения логических операций над операндами все формируемые сигналы переноса соответствуют нулю.

У стройство выполнения выходных функций обеспечивает получение окончательного результата операции над операндами (выходы F), а также вырабатывает сигналы некоторых признаков (например А = В). В режиме арифметических операций УВФ выступает как вторая ступень сумматора или как цифровой многоразрядный компаратор. Поэтому основу УВФ составляют элементы «исключающее ИЛИ». В режиме логических операций устройство выполняет, главным образом, функции управляемого коммутатора.

Более детально ознакомиться с АЛУ можно на примере микросхемы К155ИПЗ (564ИПЗ). Ее условное графическое обозначение и функциональная схема изображены соответственно на рис. 2.38 и 2.39.

Микросхема предназначена для действия с двумя четырехразрядными операндами А и В. Вид операции, выполняемой ИС, задается пятиразрядным кодом М. Всего АЛУ способно выполнить 2⁵ = 32 операции: 16 логических и 16 арифметических. Арифметические операции проводятся с учетом переноса С₀, подаваемого на вход CR₀. На выходах F₀...F₃ формируются результаты логических преобразований и арифметических действий. На выходе CR₄ образуется сигнал переноса старшего разряда. Дополнительные выходы генерации и распространения ускоренного переноса (CRG и CRP) используются при организации многокаскадных АЛУ с помощью микросхем ускоренного переноса.

На рис. 2.39 основные структурные устройства, тождественные показанным на рис. 2.37, выделены пунктирными линиями. Так, УПФ содержит элементы 1...12, ФП–13...21 и УВФ–22...30.

Вид выполняемых АЛУ функций и соответствующие им управляющие сигналы М₀М₁….М₄ приведены в табл. 2.9. Результаты арифметических действий представлены в дополнительном коде. В тех строках таблицы, где указана операция «минус 1», результат выражается в обратном к оде. Последнее следует из известной связи между числами, представляемыми в обратном и дополнительном кодах: N_обр=N_доп-1.

Разряд m₀ управляющего кода М определяет характер действий выполняемых АЛУ. Когда на входе М₀ сигнал высокого уровня (логическая единица), АЛУ производит логические операции поразрядно над парами бит операндов А и В. Внутренний перенос при этом бездействует. Арифметические операции выполняются, когда на входе М₀ действует напряжение логического нуля, которое является в то же время разрешающим для переноса между разрядами и для учета входного переноса С₀, подаваемого на вход CR₀. Оба сигнала переноса - входной C₀ и выходной С_{1 -} инверсные относительно сигналов на других входах, т. е.

Таблица 2.9

Код операции				Логическая функция	Арифметическое действие
М4	М3	М2	М1	М0=1	М0=0
0	0	0	0	Ā
0	0	0	1
0	0	1	0
0	0	1	1	0
0	1	0	0
0	1	0	1
0	1	1	0
0	1	1	1
1	0	0	0
1	0	0	1
1	0	1	0
1	0	1	1
1	1	0	0	1
1	1	0	1
1	1	1	0
1	1	1	1

п еренос имеет место при С=0 (низком уровне напряжения U°). Чтобы это подчеркнуть, на функциональной схеме рис. 2.38 выводы переносов обозначены со знаком инверсии: .Заметим, что АЛУ способно выполнить также логико-арифметические действия. При этом логическая функция реализуется поразрядно, а арифметическая с переносом. Например, управляющему коду М₄...Mo=1000 отвечает операция А плюс АВ плюс С, где АВ – логическое умножение двух операндов (поразрядная конъюнкция). Если А=0111, В=1010 и С₀=0, то АВ=0010 и, следовательно, окончательный результат: 0111+0010=1001.

При использовании АЛУ в качестве компаратора сигнал снимают с открытого коллекторного выхода А = В (вывод 14). Режим компаратора обеспечивается при управляющем коде М = 01100 (F = A–В– 1 + С₀). Когда числа А и В не равны, их соотношение косвенно оценивается по значению сигнала С₄ на выходе CR₄ согласно табл. 2.10..

Д

Таблица 2.10

	А и В
0	A≤B	0
1	A<B	0
0	A>B	1
1	A≥B	1

ля арифметических действий над операндами большей длины АЛУ включают последовательно цепями переноса. Уменьшить время этих действий можно применением, например, ИС К.15ВИП4, специально разработанной для организации ускоренного переноса между АЛУ. Она позволяет группировать четыре АЛУ (рис. 2.40). Сигналы генерации группового переноса CRG₀...CRG₃ и сигналы распространения группового переноса CRP₀ ...CRP₃ с выходов АЛУ подключаются с учетом разрядности к соответствующим входам микросхемы ускоренного переноса.