57. Операційний автомат і мікропрограма додавання дробових чисел з фіксованою крапкою.

Устройство для сложения и вычитания двоичных чисел

Рис 3.3. Структура АЛУ для сложения двоичных чисел с фиксированной запятой

Пример структуры устройства для сложения чисел с фиксированной запятой, представленных в прямом коде, показан на рис. 3.3, где Р1, Р2 и РЗ – (n+1)-разрядные регистры, n разрядов у которых цифровые, а разряд 0 – знаковый; ТПП – триггер, хранящий значение признака переполнения; МП1 и МП2 – мультиплексоры, осуществляющие передачу прямых или инверсных значений цифровых разрядов в зависимости от поданного управляющего сигнала;А₁, ..., А₇ – управляющие сигналы, содержание которых следующее:

А₁: Вх1 := (Р1[0 : n]) – подача на вход 1 сумматора содержимого всех разрядов регистра Р1,

А₂: Вх1 := (Р1[0]). ( ) – подача на вход 1 сумматора содержимого знакового разряда регистра 1 и инверсии содержимого всех цифровых разрядов регистра Р1, т. е., обратного кода числа, записанного в регистре Р1,

А₃: Вх2 := (Р2[0 : n]) – подача на вход 2 сумматора содержимого всех разрядов регистра Р2,

А₄: Вх2 := (Р2[0]). )– аналогично А₂,

А₅: Вх2 := (Р3[0]).( ) – аналогично А₂,

А₆: (Р3) := ВыхСм – занесение в регистр Р3 информации с выхода сумматора, А₇: (ТПП):= Пер[0]Пер[1] – занесение в триггер признака переполнения суммы по модулю два значений сигналов переносов из нулевого и первого разрядов сумматора. Во всех случаях в квадратных скобках указываются номера разрядов соответствующего регистра. Круглые скобки, означающие содержимое соответствующего узла, иногда для сокращения записи могут опускаться, например, можно записать А₂ как Вх1 := Р1[0]. . В таком устройстве выполнение операции сложения осуществляется в зависимости от знака результата за один или два такта. В первом такте слагаемые подаются на входы сумматора, причем передача цифр осуществляется прямо или инверсно, что определяется знаками слагаемых. С выхода сумматора в этом же такте результат заносится в регистр Р3, а в триггерТПП заносится значение признака переполнения при подаче на его С-вход разрешающего сигнала А₇. Второй такт необходим в случае получения отрицательной суммы для преобразования ее в прямой код инверсной передачей цифровых разрядов содержимого регистра Р3 через МП2. Нужно учитывать, что для выполнения этого действия триггеры регистра Р3 должны быть двухтактными (построенными по М–S схеме). В противном случае потребуется дополнительный такт – передачи суммы в регистр Р2 перед преобразованием ее в прямой код.

Рис 3.4. Микропрограмма для сложения двоичных чисел с фиксированной запятой

Микропрограмма выполнения этой операции представлена на рис. 3.4. Предполагается, что операнды (слагаемые) к началу операции находятся в регистрах Р1 и Р2, а результат должен размещаться по окончании операции в регистре РЗ. Управляющий сигнал А₇, фиксирующий значение признака переполнения, можно подавать только при одинаковых знаках слагаемых, так как в противном случае переполнение невозможно. Выполнение операции вычитания сводится обычно к сложению уменьшаемого с вычитаемым, взятым с обратным знаком. Рассмотренное устройство построено на основе комбинационного сумматора. Если использовать сумматор накапливающего типа, то структура АЛУ будет несколько иной.