45. Структура віс мікропроцесорного комплекту 4-го покоління для 32-х розрядних мікропроцесорних систем.

4-е поколение 32-разрядных МП появилось в середине 80-х годов, к нему относятся МП i80386 (1985 г.), который в последствии получил название i80386 DX, Am386DX фирмы AMD, MC 68020 фирмы Motorola. К отличительным особенностям первых МП 4-го поколения относятся (рассматриваем на примере МП i80386 DX): полностью 32-разрядная архитектура (шины данных и адреса, внутренние узлы МП ); наличие специального устройства управления памятью MMU (Memory Management Unit), которое помимо блока сегментации было дополнено блоком управления страницами, что позволило легко переставлять сегменты из одного места памяти в другое (свопинг) и освобождать при необходимости килобайты памяти; наличие внутренней сверхоперативной КЭШ-памяти (например: 16 байт сверхоперативной КЭШ-памяти у МП i80386), обладающей значительно более высоким быстродействием по сравнению с основной памятью. Это является следствием того, что кэш-память построена на более быстродействующих, но и на более дорогих статических запоминающих устройствах в отличие от основной памяти, пocтpoeнной на более дешевых, но и на более медленных динамических запоминающих устройствах. Ускорение выполнения программ с использованием кэш-памяти достигается благодаря тому, что в нее записываются наиболее часто адресуемые команды и данные.

Первые 32-разрядные МП производились по n-МОП- или КМОП- технологиям и содержали около 200 тыс. транзисторов на кристалле, имели тактовую частоту 16-40 МГц, быстродействие - примерно 6 MIPS.

В 1989г. фирма Intel впервые представила МП i486 DX, который содержал около 1,2 млн транзисторов на кристалле. Новая микросхема в первые объединила на одном чипе такие устройства, как центральный процессор, математический сопроцессор и кэш-память, объем которой увеличен до 8 Кбайт. На тактовой частоте 25 МГц МП показал производительность 16,5 MIPS.

МП i486 содержит на кристалле центральный процессор (ЦП), блок процессора с плавающей точкой, устройство управления, диспетчер памяти, блок предвыборки команд и данных, интерфейс магистрали. Устройство обработки данных МП включает АЛУ, восемь 32-разрядных регистров общего назначения и многоразрядный сдвигатель, используемый при арифметических и циклических сдвигах в операциях умножения и деления. Блок процессора с плавающей точкой FPU по своей структуре по своей структуре и с точки зрения программного обеспечения соответствует арифметическому сопроцессору 80387. Он имеет собственные регистры данных и управления, работает параллельно с центральным процессором и обеспечивает обработку данных с плавающей точкой в соответствии со стандартом IEEE 754-1985.

Устройство управления включает дешифратор команд, которые поступают из блока предварительной выборки (очереди команд), и блок микропрограммного управления, содержащий ПЗУ микропрограмм. Устройство управления формирует последовательность микро команд, которые поступают на все блоки микропроцессора, обеспечивающие выполнение очередной команды и переход к следующей. Диспетчер памяти MMU (Memory Management Unit) состоит из блока сегментации и блока страничной адресации. Он осуществляет двухступенчатое формирование физического адреса ячейки памяти: сначала в пределах сегмента, а затем в пределах страницы.

Диспетчер обеспечивает два режима работы микропроцессора i486 - режим реальных адресов (реальный режим) и режим защищенных виртуальных адресов (защищенный режим). В реальном режиме i486 работает как очень быстрый микропроцессор 8086. При этом реализуется расширенный набор команд и допускается увеличение разрядности операндов и адресов до 32. В защищенном режиме могут одновременно выполняться несколько задач (программ). Задачи изолированы и защищены одна от другой и от операционной системы микропроцессора i486. Специальный механизм обеспечивает переключение задач.

ПТЦА