Організація переривань у мікропроцесорних системах.
Существуют два основных вида прерывания: программное прерывание и аппаратное прерывание.
Программное прерывание реализуется введением специальных команд прерывания в систему команд процессора. Введение таких специальных команд позволяет создавать гибкие и мощные программные средства (например, операционные системы).
Аппаратные прерывания могут инициироваться как операционными блоками
микропроцессора, так и устройствами внешними по отношению к нему. Аппаратные прерывания подразделяются на маскируемые прерывания и немаскируемые прерывания.
Маскируемые прерывания реализуется только при условии разрешения прерывания.
Процессор реагирует на запросы маскируемых прерываний по линии INT, если установлен внутренний триггер разрешения прерываний INTE, называемой также маской. На рис.3.3 приведена функциональная внутренняя схема прерываний.
Состояние триггера разрешения прерывания INTE идентифицируется выходным сигналом разрешения прерывания с такой же мнемоникой INTE. Если INTE=0, прерывания запрещены (замаскированы) и процессор не реагирует на сигнал INT=1. С помощью команд разрешения EI и запрещения DI прерываний можно программно управлять состоянием триггера INTE, и пользователь может защитить от прерываний критические сегменты прикладной программы.
При восприятии прерывания триггер прерывания IFF переводиться в нулевое состояние, что приводит к запрещению инкремента программного счетчика и генерированию сигнала подтверждения прерывания INTA.
При этом сбрасывается триггер INTE и в дальнейшем разрешить прерывание можно только командой EI. Для программного управления ПУ в их регистрах управления и состояния предусмотрен специальный бит INTEN разрешения прерывания (маска). Иногда биты масок всех устройств объединяются в специальный регистр. Наконец, в некоторых микропроцессорах бит маскирования прерывания входит в слово состояния процессора PSW.
Немаскируемые прерывания реализуют режим безусловного прерывания.
Микропроцессор воспринимает запросы прерывания независимо от того, в каком состоянии находится триггер разрешения прерывания. Эти прерывания должны отражать ситуации, в которых желательно немедленное прерывание (например, ошибка аппаратуры контроля, уменьшение напряжения сети до критического уровня и т.д.).
Програмуємий послідовний інтерфейс мпс.
Под интерфейсом, строго говоря, следует понимать совокупность всех как аппаратных, так и программных средств, обеспечивающих сопряжение модулей микро–ЭВМ друг с другом, микро–ЭВМ с внешними устройствами, микро–ЭВМ с другими ЭВМ. На практике термин «интерфейс» часто используется и для обозначения каких– о отдельных элементов такого сопряжения.
Микросхемы, обеспечивающие сопряжение, и программы, поддерживающие обмен, могут также называть интерфейсом. Интерфейсы в целом, а также их отдельные элементы стандартизируются. По сути дела, как сами ЭВМ, так и их средства ввода-вывода основаны на целой иерархии стандартных интерфейсов. Так системные магистрали микро – ЭВМ часто выполняются в соответствии со стандартами MICROBUS, MULTIBUS (И–41), Q – BUS (МПИ), ISA, PCI.
Последовательный интерфейс позволяет сократить затраты, так как для передачи данных используется одна линия связи, по которой каждый бит цифрового кода пересылается последовательно. Для преобразования параллельного цифрового кода в последовательный используются специальные схемы, построенные на базе сдвиговых регистров, тактируемых импульсными последовательностями определенной частоты. Каждым тактовым импульсом параллельный цифровой код сдвигается на одну позицию, которая поступает на линию связи. Таким образом, параллельный цифровой код превращается в последовательность импульсов стандартных уровней. Помимо полезной информации последовательная посылка дополняется служебной информацией, позволяющей определить начало и конец передаваемых данных.
Скорость обмена через последовательный интерфейс измеряется в битах в секунду или в бодах и может изменяться от нескольких десятков до нескольких тысяч бит/с. Обмен данными с ВУ через последовательный интерфейс может осуществляться в синхронном и асинхронном режимах. Отличие этих двух режимов заключается в количестве служебной информации, сопровождающей каждую последовательную посылку данных. Формат последовательной посылки данных изображен на рис. 4.
В синхронном режиме (рис. 4, а) перед началом передачи данных передается один или два синхросимвола, после чего без перерыва передается последовательность данных фиксированной разрядности (обычно 5 или 8 бит). В асинхронном режиме (рис.4, 6) перед началом передачи каждого слова данных передается стартовый бит, после которого передаются 5 или 8 бит слова данных. В конце слова данных передаются 1 разряд четности и 1 или 2 разряда останова, устанавливаемых в уровень лог. "1". Такая служебная информация сопровождает каждое слово данных, поэтому скорость передачи данных через последовательный интерфейс в асинхронном режиме существенно ниже, чем в синхронном режиме.