Застосування логічного моделювання для синтезу тесту.
Использование логического моделирования в схемотехническом проектировании вычислительных устройств
Наиболее распространенным способом исследования работоспособности моделируемых цифровых устройств является логическое моделирование. Главной задачей логического моделирования является оценка качества предлагаемого варианта функциональной схемы проектируемого устройства. На первом этапе исследуется схема на соответствие заданным функциям без учета задержек сигналов, ограничений элементной базы и внешних условий. Подобная проверка не требует больших затрат машинного времени и позволяет выявить ошибки в структуре устройства, допущенные при его синтезе. Вторым этапом исследования является проверка работоспособности устройства с учетом задержек элементов, составляющих его структуру, и воздействий различных дестабилизирующих факторов. Этот анализ дает возможность выявить критические состязания сигналов, возникающие в асинхронных схемах, а так же причины других сбоев.
При логическом моделировании могут решаться задачи проверки логики работы схем, анализ переходных процессов, определение надежности работы схем в зависимости от разброса параметров комплектующих элементов, генерация тестов и т. д. В зависимости от поставленной задачи выбирается метод моделирования. Основными отличительными чертами методов являются: способ учета времени и распространения сигнала в схеме, способ кодирования сигналов, способ построения модели в компьютере, очередность моделирования элементов. В зависимости от способа учета времени распространения сигнала методы делятся на синхронный (без учета задержек в элементах схемы) и асинхронный (с учетом задержек). В зависимости от способа представления сигналов - на двоичный и многозначный (троичный, пятизначный и др.); по способу организации работы программы - на метод компиляции и метод интерполяции; по организации очередности моделирования - сквозной и событийный.
В логическом моделировании оперируют понятиями моделей элементов, которые представляют собой законченную часть логической схемы устройства, то есть отдельные комбинационные схемы типа И, ИЛИ, И-НЕ, ИЛИ-НЕ и т.п. или их более сложные комбинации. При этом используются функциональные модели элементов, то есть представление элементов в виде "черных ящиков", для которых связь между входными и выходными сигналами задается в виде булевых уравнений, таблиц истинности или описывается другими способами. Простейшие элементы, составляющие базу данных, используются для описания более сложных устройств.
В логическом моделировании принято представление сигналов в виде логических нулей и единиц. При этом за один из логических уровней принимается "0", а за другой "1". Также часто используется представление сигналов, обозначаемых "0", "1" и "X", где "0" и "1" имеют обычный смысл, а "X" обозначает либо переход из одного устойчивого состояния в другое, либо неопределенное состояние [32]. При таких условиях осуществляется троичное моделирование. В системах более детального моделирования используется большее число символов для обозначения различных состояний элементов. При этом для моделирования устройств, содержащих микропроцессорные элементы, в сигналах выделяют высокоимпедансное состояние, в которое переходит цепь, когда она отключена от источника питания. Все эти способы представления логических сигналов относятся к, так называемому, многозначному представлению на уровне переключения. Вообще, можно отметить два основных типа интерпретации понятия "многозначность": многозначность по виду переключения логических сигналов и многозначность как квантование логического сигнала по уровню.
Состав и назначение программ логического моделирования
Логическое моделирование представляет собой процедуру проверки функционирования логической схемы с помощью компьютера. Его основная цель состоит в том, чтобы проверить функцию проектируемой логической схемы без ее физической реализации, поскольку после изготовления схемы внесение изменений в нее при современной технологии сделать нелегко и недешево. Верификация выполняется путем сравнения результатов моделирования, полученных для проектируемого ДУ, со спецификацией. При этом проверяются как логические функции, так и временные соотношения.
Логическое моделирование включает в себя построение математической модели ДУ - системы соотношений, описывающей поведение исследуемого устройства с заданной точностью, и дальнейший анализ поведения этой модели на заданной последовательности входных воздействий. При решении задач анализа и диагностирования ДУ обычно используется структурная математическая модель объекта, отражающая совокупность компонентов объекта, связи между компонентами и связь объекта с внешней средой. Для выполнения логического моделирования необходимы следующие компоненты, представленные на рис.3.1 :
модель ДУ,
входные воздействия,
библиотека логических элементов,
результаты моделирования.
Здесь внешнее описание схемы (графическое либо текстовое на специализированном языке) транслируется во внутреннее представление модели ДУ, которое непосредственно используется в процессе моделирования. Входные воздействия также могут быть описаны графически с помощью временных диаграмм либо текстом на специализированном языке. Важнейшей компонентой является библиотека моделей логических элементов, состав которой во многом определяет возможности системы моделирования. Результатом является изменение сигналов во времени для внешних и внутренних переменных модели в виде таблиц или временных диаграмм, которые записываются на диск.
Рис. 3.1. Структура системы логического моделировании
Логическое моделирование является важнейшей компонентой САПР цифровых систем. С помощью логического моделирования в системах автоматизированного проектирования и диагностирования ДУ исследуются следующие проблемы [5]:
проверка правильности логического функционирования ДУ;
проверка функционирования цепей установки ДУ;
проверка временных характеристик ДУ;
анализ состязаний сигналов;
определение полноты теста и списка непроверенных неисправностей;
определение диагностических свойств тестов;
получение диагностической информации для локализации неисправностей ДУ.
При верификации ДУ с помощью логического моделирования необходимо решить следующие проблемы:
построение необходимых входных воздействий (генерация тестов);
определение корректности полученных результатов;
определение качества используемых входных воздействий (например, полнота проверяющих тестов и т.п.).
Основным математическим аппаратом, применяемым в исследовании цифровых логических схем, является теория булевых функций. При этом функционирование ДУ моделируется в двоичном алфавите , что достаточно точно отражает их поведение в статике для установившихся значений сигналов. Однако такие модели не учитывают переходные процессы, возникающие при смене значений входных сигналов и обусловленные временными характеристиками элементов. Поэтому при исследовании переходных процессов получили распространение многозначные алфавиты, которые позволяют решать эти задачи с известной степенью адекватности логическими средствами без явного задания задержек элементов. Отметим, что в случае анализа переходных процессов мы имеем ДУ в два разные (предыдущий и настоящий) моменты времени и множество линий, на которых значения сигналов в эти моменты различны (или могут быть различны) вследствие изменения некоторых входных сигналов. С другой стороны, при синтезе тестов мы имеем одно ДУ в двух различных технических состояниях (исправное и неисправное) и множество линий схемы, на которых значения сигналов в этих состояниях различны (или могут быть различны) вследствие наличия в некоторых элементах неисправностей. В обоих случаях мы исследуем логическую зависимость в ДУ: при моделировании вследствие изменения входных сигналов, при генерации тестов – эффект влияния неисправностей. Поэтому, в силу одинаковой математической природы при построении тестов также широко используются многозначные алфавиты. В обоих случаях анализ двух ДУ в двоичном (иногда троичном) алфавите заменяется анализом одного устройства в многозначном алфавите.