24. I8085 mp funkcionavimo laiko ciklai

Visi veiksmai mikroprocesoriuje vyksta griežtais laiko intervalais vadinamais laiko ciklais. Galima išskirti šiuos laiko ciklus:

1. Komandos ciklas (KC);

2. Mašinos ciklas ( M);

3. Mikrotaktinis ciklas (T, taktas).

Komandos ciklas yra laikas, kurį užtrunka MP, vykdydamas vieną komandą. Skirtingoms komandoms KC gali būti skirtingas. KC yra ilgiausias laiko ciklas. Jį gali sudaryti nuo 1 iki 5 mašinos ciklų, žymimų M1 ... M5.

Mašinos ciklas yra laiko tarpas, kuriame vyksta kreipimasis į sistemos magistralę, skaitant (įvedant) arba rašant (išvedant) duomenų baitą. M1 mašinos cikle visada vykdoma komandos ciklo išrinkimo fazė (FETCH), kurios metu skaitomas pirmasis komandos baitas su įrašytu jame operacijos kodu. Šį mašinos ciklą parodo būsenos signalų S1 = S0 = 1 kombinacija. Mašinos ciklas gali būti sudarytas iš 3, 4 ar 5 taktų, kurie žymimi T1 … T5.

Mikrotaktinis ciklas (taktas) yra sistemos CLK sinchronizavimo signalų periodas, matuojamas tarp gretutinių impulsų užpakalinių frontų, kaip parodyta 48 pav.

48 Pav. Mikrotaktinis ciklas (taktas)

Jeigu taktinio dažnio generatoriaus dažnis yra f_T, tai CLK signalų dažnis bus , nes MP turi vidinį dažnio daliklį iš 2 (žr. 46 pav.), o takto trukmė lygi:

. (2)

Taktas yra trumpiausias laiko ciklas. T1 takte išvedamas adresas, o T2, T3 taktuose vykdomi duomenų mainai. Tarp T2 ir T3 taktų gali būti įterpti TW laukimo taktai, kai mikroprocesorius dirba laukimo būsenoje. T4, T5 taktai naudojami veiksmams vidiniuose MP mazguose sinchronizuoti.

MP funkcionavimo laiko ciklus galima pavaizduoti grafiškai, kaip parodyta 49 pav.

49 Pav. Mikroprocesoriaus funkcionavimo laiko ciklai

Laiko ciklai įterpti vienas į kitą. T taktiniai ciklai yra įterpti į M mašinos ciklus, o pastarieji į – KC komandos ciklą.

25. Skaitymo darbo ciklo laikinės funkcionavimo diagramos

MP skaitymo darbo ciklo laikinės funkcionavimo diagramos pateiktos 50 pav.

T1 takte išvedamas adresas. Skaitant iš atminties įrenginio, = 0. Vyresniojo adreso baito magistralėje (AHB) išvedamas vyresnysis A15 ... A8 adreso baitas, o AD magistralėje A7 ... A0 jaunesnysis adreso baitas. t₁ laiko momentu, kintant ALE signalui iš 1 loginio lygio į 0 loginį lygį, jaunesnysis adreso baitas įrašomas į išorinį adreso registrą.

50 Pav. Skaitymo darbo ciklo laikinės funkcionavimo diagramos

Kai skaitoma iš įvesties ir išvesties įrenginio (IN komanda), = 1. AHB vyresniojo adreso baito ir AD magistralėje išvedamas vienodas PORT adresas.

Sinchroniniame darbo režime READY įėjime nustatomas pastovus 1 loginis lygis. Šiuo atveju gaunamas maksimalus skaitymo greitis, o skaitymo strobavimo signalo trūkmė minimali, siekia 1,5 T – 80 ns, čia T – CLK signalo periodas.

Naudojant READY liniją, organizuojami asinchroniniai duomenų mainai su lėtais įtaisais, kurie nespėja veikti sinchroniniame darbo režime. Signalo XACK, patenkančio į įėjimą READY aktyvumas kontroliuojamas T2 takto (t₂ laiko momentas) viduryje. Kai šiuo laiko momentu READY įėjime atpažystama 0 lygio signalo vertė, tai įtaisas nepasirengęs duomenų mainams. Pradedamas TW laukimo taktas. Laukimo taktai tęsiasi tol, kol įrenginys nepasiruošęs duomenų mainams. Kiekvieno laukimo takto viduryje tikrinamas READY įėjimas. XACK signalas turi iki pirmojo tikrinimo pasikeisti iš 1 loginio lygio į 0 loginį lygį ir šį lygį išlaikyti nemažiau, kaip 100 ns. Šis reikalavimas galioja ir keičiantys READY įėjime signalui iš 0 loginio lygio į 1 loginį lygį. Keičiant duomenų mainų pasiruošimo signalą, galima prailginti strobavimo signalą (1,5 + N) T – 80 ns, čia N – sveikasis skaičius TW laukimo periodų ir užtikrinti patikimus duomenų mainus. t₃ laiko momentu nustatoma, kad įrenginys pasirengęs duomenų mainams, todėl pradedamas T3 taktas. Šiame takte t₄ laiko momentu, kintant strobavimo signalui iš 0 loginio lygio į 1 loginį lygį parengti įrenginio duomenys skaitomi ir įsimenami MP registre. Duomenys paruošti skaityti turi išlikti nemažiau 120 ns iki t₄ laiko momento. Po t₄ laiko momento duomenų išlaikymas nereglamentuojamas.