32 Pav. Tiesioginių duomenų mainų valdiklio sujungimo su sm funkcinė grandinė: cp – centrinis procesorius; tdmv – tiesioginių duomenų mainų valdiklis; pį0 ... PĮn – periferiniai įrenginiai.

Prieš pradedant naudoti TDMV, jis yra programuojamas, nurodant šiuos pagrindinius duomenis:

• pradinį mainų adresą, nuo kurio prasidės duomenų įvedimas ar išvedimas;

• mainų ciklų skaičių (kreipimosi į AĮ kiekį);

• kanalų prioritetinę eilę (fiksuotą arba cikliškai kintančią);

• duomenų perdavimo kryptį: skaitymas (iš AĮ į PĮ), rašymas (iš PĮ į AĮ).

Siekiant išvengti klaidų, prieš programuojant ar skaitant valdiklio būseną, būtina drausti visas sistemos pertrauktis.

Valdiklio įėjime veikia kiekvieno kanalo (periferinio įrenginio) nuosavi DRQ₀ ... DRQ_n (angl. Direct Request) tiesioginių mainų reikalavimo signalai, kuriuos perduoda atskiri periferiniai įrenginiai. Reguodamas į šiuos signalus, TDMV siunčia į kiekvieną kanalą tiesioginių duomenų mainų patvirtinimo (kvitavimo) ... (angl. Direct Acknowledge) signalus. MP tiesiogiai su TDMV sieja HOLD ir HLDA signalai. Vienu metu duomenų mainai gali vykti tik vienu kanalu (su vienu periferiniu įrenginiu).

Tiesioginis duomenų mainų procesas prasideda, priėmus tiesioginių mainų reikalavimo signalą DRQ iš PĮ. Valdiklis sukuria signalą HOLD (1 loginio lygio), kuris perduodamas į MP. MP, reaguodamas į HOLD signalą, siunčia HLDA (1 loginio lygio) signalą ir išjungia savo išvadus, perduodamas SM tiesioginių duomenų mainų valdikliui, kuris pradeda valdymą:

• patvirtina PĮ tiesioginių mainų reikalavimą (esant keliems reikalavimams aukščiausio prioriteto PĮ reikalavimą), siųsdamas (0 loginio lygio) signalą;

• išveda adresą į adresų magistralę (pirmajame cikle pradinį adresą, o kiekviename naujame 1 didesnį, vykdant adreso inkrementavimą);

• generuoja strobavimo signalų poras: ir (skaitant) arba ir (rašant) duomenų baitą (DB) ir atlieka duomenų mainus.

Duomenų mainų procesas tęsiasi tol, kol pasiekiamas nustatytas ciklų skaičius (duomenų masyvo ilgis). Pabaigus įvesti ar išvesti nustatyto ilgio duomenų masyvą, valdiklis siunčia TC (angl. Terminal Count) ciklų skaičiavimo pabaigos signalą į PĮ, informuodamas apie duomenų mainų pabaigą. Valdiklis keičia HOLD signalo lygį priešingu (0 loginis lygis) ir CP grįžta į darbo būseną, tęsdamas programą. Kai CP būna susijungęs su SM, tai TDMV ir PĮ₀ ... PĮ_n turi būti atjungti nuo jos.

Tiesioginiai duomenų mainai gali vykti sinchroniškai greičiu, kurį nustato TDMV arba asinchroniškai, kai naudojamas pasiruošimo (XACK) signalas.

15. I8085 mikroprocesoriaus mps struktūra

MPS struktūrą daugiausia apibrėžia MP tipas. Vienkristalis MP I8085 [5] yra patobulintas 8 skilčių duomenų žodžio mikroprocesorius, kuris programiškai (išskyrus 2 komandas) visiškai suderinamas su savo pirmtaku MP I8080, tačiau jo fizinė organizacija skiriasi. Jis apibūdinamas šiais ypatumais:

• 1 nominalioji + 5V maitinimo įtampa (būna ribos +3 V…+6 V);

• suvartojama elektrinė galia 50 mW;

• maksimalus taktinis dažnis 5 MHz;

• vidinis taktinio dažnio generatorius su dalikliu iš 2;

• 8 skilčių (1baito) multipleksuojama AD magistralė;

• 8 skilčių (1baito) AH magistralė;

• adresuojama atmintis 64 K baitų;

• nuosekliojo įvesties ir išvesties portas (2 išvadai);

• vieno lygio pertrauktčių sistema, turinti 1 vektorinės (INTR) ir 4 radialinės (TRAP, RST 7.5, RST6.5, RST 5.5) pertraukčių signalų įvadus;

• tiesioginių duomenų mainų sistema;

• įšorinė būsenos kontrolė (2 išvadai);

• sinchroninis ir asinchroninis (įvadas RDY) darbo režimai;

• KMOP gamybos technologija, TTL signalų lygiai;

• 40 išvadų (DIP) korpusas (44 išvadų QFJ – kvadratinis, QFP – kvadratinis su planariniu montažu, korpusai);

• galimas elektrinės galios suvartojimo mažinimo režimas (HALT, HOLD režimuose, kai kuriems tipams).

Sistemos struktūrą parodo funkcinė grandinė, pateikta 33 pav.

Sistema turi bendrąjį adreso registrą (ARG), kuriame, strobuojant ALE signalu, įrašomas adreso jaunesnysis baitas (A7…A0).