2.1.2.4 Сапр фирмы minc Inc.

Фирма MINC Inc. (Франция) является одним из немногих европейских участников рынка САПР ПЛИС. Фирма является правообладателем двух широко известных пакетов – PLDesigner-XL для логического синтеза PLD и CPLD схем и ASYL+ для логического синтеза FPGA/CPLD схем (права на последний перешли к MINC Inc. после покупки ею фирмы-разработчика пакета Innovate Synthesis Technologies (IST)). Система PLDesigner-XL является стандартом де-факто в области логического синтеза PLD схем, включенным по OEM-соглашениям в большинство крупных пакетов САПР.

Описание проекта в PLDesigner-XL задается на языке DSL (Design Synthesis Language), который обладает достаточно мощными выразительными средствами описания как комбинационной логики, так и конечных автоматов. Язык позволяет описывать и физические ограничения на синтезируемый проект: типы устройств, используемых для реализации проекта, назначение сигналов на выводы микросхем, специфические для каждого типа кристаллов ограничения и условия и т.п. Недостатком языка является его “нестандартность”, что ограничивает область его применения относительно небольшими проектами. Под нестандартностью понимается несовместимость языка DSL с такими промышленными стандартами, как VHDL и Verilog, отсутствие развитых систем моделирования для него. Для преодоления этого недостатка система PLDesigner предоставляет дополнительную возможность описания проекта на ограниченных подмножествах стандартных языков VHDL, Verilog. Для полного подмножества VHDL, Verilog можно использовать систему ASYL+, которая тесно связана и интегрирована с PLDesigner. Компания MINC рекомендует для синтеза с языков VHDL и Verilog использовать развитые средства кодирования автоматов, оптимизации и разделения ресурсов и генерации макроячеек системы ASYL+. Интеграция этих систем сейчас настолько тесная, что в ближайшее время они, вероятно, сольются в одну систему логического синтеза ПЛИС. Кроме того, в систему встроена поддержка библиотек компонентов OrCAD, Viewlogic и стандартной библиотеки компонентов EDIF 2.0.0. Поддерживаются ПЛИС фирм: Xilinx, Actel, Altera, AMD, AT&T, Cypress, Motorola, Philips Semiconductor, Texas Instruments, Toshiba, и ряда других. При этом база данных системы различает кристаллы по типу корпуса, температурному диапазону и исполнению (коммерческое или военное).

Система тесно связана со схемотехническими редакторами. Связь с системами моделирования осуществляется на уровне стандартных языков VHDL, Verilog с использованием продуктов других поставщиков. Система позволяет генерировать VHDL/Verilog-модели, учитывающие задержки для уже размещенных кристаллов, что позволяет моделировать затем весь проект на более высоком уровне платы или блока. Имеется своя собственная система моделирования на языке DSL, которая позволяет проверить правильность функционального описания проекта перед началом синтеза. Для задания тестовых последовательностей при моделировании используется специальный язык тестов PLD-XL Test Lanquage, который похож на Паскаль. Система тесно интегрирована и с программными и аппаратными средствами собственно программирования кристаллов.

Помимо широкого набора методов оптимизации, отличительной особенностью ядра системы синтеза является автоматическая декомпозиция большого проекта на несколько корпусов PLD/CPLD. Система позволяет автоматически декомпозировать проект на несколько микросхем различных семейств, различных поставщиков и даже смешивать кристаллы PLD/CPLD и FPGA. Это является несомненным достоинством системы.

Система может быть развернута на ПК, однако предъявляет к персональным компьютерам достаточно высокие требования.

Информационные источники, использованные при подготовке раздела: