2 Промышленные системы автоматизированного проектирования электронных систем и устройств

2.1 Сапр программируемых логических интегральных схем

2.1.1 Обобщенная технология проектирования плис

Рынок программируемых логических интегральных схем (ПЛИС) бурно развивается и по своим темпам опережает все остальные технологии проектирования и изготовления ИМС. Объем рынка ПЛИС за 5 лет (с 1994 по 1999 г.г.) вырос в 5,3 раза. Бурный рост популярности ПЛИС объясняется в том числе и наличием хороших и довольно дешевых средств САПР ПЛИС. В отличие от САПР заказных и полузаказных ИМС, программные решения, используемые в САПР ПЛИС, базируются на надежных и эффективных алгоритмах и позволяют «закрыть» все этапы проектирования. Кроме того, такие системы в простейших случаях работают почти в автоматическом режиме. В начале 1980-х годов на мировой рынок микроэлектронных изделий вышли три ведущие фирмы-производителя ПЛИС. В июне 1983 года основана фирма Altera Corporation, в феврале 1984 — компания Xilinx, Inc., в 1985 году — Actel Corporation. Эти три компании на сегодняшний день занимают около 80 % всего рынка ПЛИС и являются основными разработчиками идеологии их применения. Если ранее ПЛИС являлись одним из множества продуктов, выпускаемых такими гигантами, как Intel, AMD и др., то начиная с середины 1980-х годов на рынке ПЛИС происходит специализация, и законодателями мод становятся фирмы, специализирующиеся только на разработке и производстве ПЛИС.

Практически все фирмы-разработчики кристаллов ПЛИС поддерживают свои кристаллы средствами топологического проектирования и пакетами формирования файлов загрузки и программирования (так называемые программные средства нижнего уровня). Все эти программы являются приборозависимыми, и, конечно, решать такие задачи могут только разработчики кристаллов. Поэтому такие программные средства имеют все крупные компании-разработчики ПЛИС (например, Intel, AMD, Philips и др.).

Ведущие фирмы-производители кристаллов ПЛИС (Xilinx, Altera и др.) поддерживают собственными САПР полный цикл проектирования собственных кристаллов и имеют соглашения с фирмами-разработчиками общецелевых САПР (Cadence, Mentor, Synopsys и др.) по включению пакетов нижнего уровня для своих кристаллов в эти общецелевые САПР.

С разработчиками кристаллов ПЛИС тесно сотрудничают многие компании-разработчики программных средств, которые выходят на рынок САПР либо с собственными программными продуктами (например, OrCAD, Synopsys и др.), либо разрабатывают программные модули и включают их в САПР ведущих фирм-производителей ПЛИС (например, ALDEC).

Полный цикл проектирования ПЛИС, характерный для таких ведущих фирм, как Xilinx, Altera, Actel, Atmel, включает в себя следующие основные шаги:

А. Ввод описания проекта. Различные САПР ПЛИС предлагают следующие основные средства ввода описаний проектов:

- схемотехнический ввод с помощью графического редактора (Schematic Editor);

- ввод описания на одном из языков высокого уровня: ABEL, VHDL, Verilog (HDL);

- ввод диаграмм состояний конечного автомата с помощью соответствующего редактора состояний (FSM Editor).

На данном этапе также вводятся временные и физические ограничения (Physical & Timing Constraints).

Ввод описаний возможен также с помощью САПР третьих фирм, поддерживающих экспорт данных в промышленных стандартах описания электронных схем: Viewlogic, EDIF, VHDL, XNF, SXNF.

Б. Функциональная верификация. На этом этапе с помощью подсистемы функционального моделирования (Functional Simulator) выполняется функциональная верификация проекта без учета временных характеристик выбранного кристалла с целью обнаружения ошибок в описании.

В. Реализация проекта. На данном этапе выполняются следующие последовательные шаги:

- компиляция описаний проекта, при котором описания, выполненные различными вышеуказанными способами, объединяются в единый файл проекта (Native Generic Design);

- отображение списка цепей (netlist) в файл проекта с учетом выбранной целевой архитектуры кристалла (Mapping). Выполняется формирование списка в одном из промышленных форматов: EDIF, XNFc;

- циклические размещение и трассировка проекта на кристалле с целью получения оптимизированного размещения проекта по одному из критериев: по площади, по скорости или баланс площади и скорости (Cyclic Place & Routing);

Действия на данном этапе выполняются в автоматическом режиме. Пользователь имеет доступ к отчетам о выполненных шагах и может вмешаться в процесс реализации проекта с целью изменения настроек алгоритмов реализации.

Г. Временная верификация. На данном этапе выполняется временной анализ размещенного и трассированного проекта с учетом знаний о временных характеристиках выбранного кристалла и пользовательских временных ограничениях (Timing Analysis).

Д. Формирование конфигурации. На этом этапе производится формирование двоичного файла конфигурации кристалла и аппаратная отладка проекта с помощью аппаратного отладчика (Hardware Debugger).

Е. Форматирование файла PROM. На этом шаге двоичный файл конфигурации проекта обрабатывается для размещения в программируемом ПЗУ (PROM).

Приведенный маршрут проектирования справедлив как для FPGA, так и для CPLD схем. В случае проектирования CPLD циклическое размещение и трассировка не выполняются, а имеет место монтаж проекта (fitting) в кристалле CPLD.

Программное обеспечение САПР ПЛИС с полным циклом проектирования сегодня реализовано для всех платформ, включая PC, Unix, SUN и HP.

Информационные источники, использованные при подготовке раздела: [1],[2].