3.2.1 Блок ввода

Блок ввода по заданию должен обеспечить подключение к каналам, ввод аналоговых сигналов , , , , преобразование в цифровые сигналы ( , , , , а также их хранение и передачу в операционный блок и блок вывода. Поэтому для организации блока ввода используются четыре десятиразрядных аналого-цифровых преобразователя, каждый из которых принимает аналоговые сигналы , , , , преобразовывает в цифровые ( , , , и передает на внутреннюю шину данных. Для формирования сигналов , … используются мультиплексоры КП17. На входы Е01 и Е02 коммутируется выход с DC триггера c установочными входами для разрешения и запрета ввода данных(сигналы низкого уровня). На адресные входы выбора S0 и S1 подается сигнал «КОД КАНАЛА» от блока управления для обеспечения ввода данных.

Так как код восьмиразрядный и вводится параллельно, то для хранения и дальнейшей передачи кода используются два четырехразрядных регистра ИР1. На входы С1 и , согласно режиму параллельной загрузки, подаем напряжение высокого уровня. На вход С2 подаем сигнал от блока управления низкого уровня «ВВОД».

3.2.2 Операционный блок

В операционном блоке по заданию необходимо обеспечить прием данных с блока ввода, хранение порога П и его сравнение с введёнными данными, вырабатывает признак > П, либо ≤ П) и передает его в блок управления. Для хранения восьмиразрядного кода порога используются два четырехразрядных регистра ИР1. На входы С1 и , согласно режиму параллельной загрузки, подаем напряжение высокого уровня. На вход С2 подаем сигнал от блока управления низкого уровня «ВВОД». Для сравнения восьмиразрядного введенного кода с порогом используются два четырехразрядных компаратора СП1. На входы А<В и А>В подается напряжение низкого уровня, а на вход А=В – напряжение высокого уровня. Выходы 7,6,5 коммутируются соответственно на входы второго компаратора А<В, А=В и А>В соответственно. Выходы 7 и 6 этого компаратора объединяются по логическому элементу ИЛИ, для формирования сигнала А≤В и передаются в блок управления(напряжение низкого уровня).

3.2.3 Блок вывода

В блоке вывода реализуется хранение адреса ADR, расчет и хранение бита паритета данных Р, содержащих адрес датчика и номер соответствующего канала, хранение NK, формирует сигнал тревоги, преобразование параллельного кода ADR и NK в последовательный, подключение к шине вывода, вывод сигнала тревоги и отключение от шины вывода. Для хранения восьмиразрядного кода адреса ADR используются два четырехразрядных регистра ИР1. На входы С1 и , согласно режиму параллельной загрузки, подаем напряжение высокого уровня. На вход С2 подаем сигнал от блока управления низкого уровня «СОХРАНИТЬ ADR». Формирование бита паритета осуществляется на логических элементах «исключающее ИЛИ»,а сохранение бита паритета производится на триггере DC с установочными входами . На вход подается уровень единицы. Для определения номера канала используется четырехразрядный двоичный счетчик-делитель. На два входа R подается сигнал «СБРОС» низкого уровня для синхронного обнуления. На вход С1 подается сигнал от блока управления «СОХРАНИТЬ NK В NKN» низкого уровня. Для формирования последовательного вывода используются два мультиплексора КП7 и один КП17, которые преобразуют параллельный код в последовательный для реализации последовательного вывода. На входы Е мультиплексора КП7 коммутируются выходы с DC триггеров c установочными входами для подключения и отключения от шины вывода и для разрешения вывода данных(сигналы низкого уровня). В мультиплексоре КП17 на входы Е01 и Е02 коммутируются выходы с DC триггеров c установочными входами для разрешения вывода данных(сигналы низкого уровня). На адресный вход выбора S0 подается сигнал от блока управления «КОД N» и «КОД Р», а на S1 – уровень «0» для обеспечения вывода данных.