- •210312 «Аудиовизуальная техника»,
- •210400 «Радиотехника»
- •1. Цель и задачи курсового проекта
- •2. Оформление курсового проекта
- •2.1. Требования к графическому оформлению чертежей и плакатов
- •2.2. Условно-графические обозначения цифровых микросхем на электрической принципиальной схеме
- •3. Задание на курсовое проектирование
- •4. Методические указания по разработке структурной схемы
- •4.1. Измерители временных параметров сигнала
- •4.1.1. Структурная схема измерителя частоты
- •4.1.2. Структурная схема измерителя длительности
- •4.1.3. Структурная схема измерителя периода
- •4.1.4. Структурная схема измерителя интервала времени
- •4.2. Программируемые формирователи импульсных сигналов
- •4.2.1. Структурная схема программируемого счетчика-делителя
- •4.2.2. Структурная схема формирователя импульса заданной длительности
- •4.2.3. Структурная схема формирователя последовательности импульсов
- •4.3. Мультиплексное управление индикаторами
- •4.4. Коммутатор цифровых сигналов для широкополосного (20мГц) осциллографа
- •4.5. Формирователь псевдослучайной последовательности
- •4.6. Буферная память для клавиатуры
- •4.7. Синтезатор и умножитель частоты
- •4.8. Регистр сдвига на базе ис озу
- •4.9. Телевизионные генераторы сигналов
- •5. Указания по разработке принципиальной схемы
- •5.1. Принципиальная схема измерителя временных параметров
- •5.2. Принципиальная схема программируемого формирователя
- •5.2.1. Составление принципиальной схемы программируемого счетчика-делителя частоты
- •5.2.2. Составление схемы программируемого формирователя импульсов заданной длительности
- •5.2.3. Формирователь последовательности импульсов
- •6. Примеры схем отдельных узлов
- •6.1. Схемы временной селекции или стробирующие
- •6.2. Генераторы импульсов
- •6.3. Формирователи коротких импульсов по перепадам входного сигнала
- •6.4. Формирователи коротких импульсов при включении питания
- •6.5. Обработка асинхронного сигнала
- •6.6. Составление принципиальной схемы блока индикации
- •6.7. Блок задания кода
- •6.8. Преобразователи кодов
- •7. Указания по разработке конструкции устройства
- •Литература
- •Приложение
- •Содержание
4.5. Формирователь псевдослучайной последовательности
Очень часто для анализа аналоговых и цифровых систем необходимы случайные последовательности. Если иметь ввиду цифровой сигнал, то в таком сигнале наблюдается случайная последовательность нулей и единиц. Если такая последовательность повторяется через некоторое определённое время, то такая последовательность называется псевдослучайной. Для генерации псевдослучайных последовательностей применяют регистр сдвига, в который определённым образом вводится обратная связь. Подробно об этом написано в [13] и [12].
Минимальная длительность нуля или единицы в цифровой последовательности будет определяться тактовой частотой, которая подаётся на сдвиговый регистр. Таким образом, максимальная частота получаемой последовательности будет в два раза меньше тактовой частоты сдвигового регистра. Для изменения граничной частоты псевдослучайной последовательности достаточно менять тактовую частоту, подаваемую на регистр сдвига. Это можно сделать, применив счётчик с переменным модулем счёта.
Структурная схема формирователя псевдослучайной последовательности показана на рис. 4.8.
Рис 4.8. Структурная схема формирователя псевдослучайной последовательности
Как сформировать управляющий код для изменения модуля счёта счётчиков и выводить информацию на индикаторы можно ознакомиться в разделе 4.2.
4.6. Буферная память для клавиатуры
Буферная память необходима для временного хранения данных, поступающих от клавиатуры. Данные от клавиатуры поступают в темпе набора символов и сопровождаются сигналом нажатия клавиши. Данные записываются в память. Данные из ОЗУ считываются микропроцессором по своему алгоритму работы. В обычном ОЗУ режим работы – запись или чтение определяется логическим уровнем на входе WR/RD (запись/чтение). В двухпортовом ОЗУ запись и чтение производятся независимо друг от друга, что и определяет применение такого типа ОЗУ в данном проекте.
Структурная схема буферной памяти для клавиатуры приведена на рис. 4.9.
Рис 4.9. Структурная схема буферной памяти для клавиатуры
Сигнал нажатия клавиши поступает на вход синхронизации адресного счётчика записи. Двоичный код на выходах счётчика записи меняется, определяя номер ячейки памяти, куда записываются данные нажатой клавиши.
Одновременно сигнал нажатия клавиши поступает на вход счётчика заполнения памяти, увеличивая двоичный код на его выходах. Когда код на выходах будет равен 75% и 100% заполнения памяти должны загореться соответствующие светодиоды. При 100% заполнения памяти нужно остановить запись в память, т.е. остановить адресный счётчик записи.
Сигнал чтения данных поступает от микропроцессора на вход синхронизации адресного счётчика чтения. Двоичный код на выходах счётчика чтения меняется, определяя номер ячейки памяти, откуда считываются данные нажатой клавиши и поступают на выход устройства.
Одновременно сигнал чтения данных поступает на вход счётчика заполнения памяти, уменьшая двоичный код на его выходах. Когда код на выходах счётчика будет равен «0», что соответствует тому, что все данные прочитаны из памяти, нужно прекратить чтение из памяти, т.е. остановить адресный счётчик чтения.
В качестве двухпортового ОЗУ можно использовать микросхему К155РП1, а для счётчика заполнения памяти использовать микросхему реверсивного счётчика с раздельными входами счёта +1 и -1 (см. [15]).