- •Введение.
- •1. Основы построения эвм. Основные определения.
- •2. Принципы действия эвм. Принципы программного управления.
- •Страница–словарь.
- •4. История развития вычислительной техники. Поколения эвм.
- •«Компьютер... XVII века»
- •5. Основные параметры эвм.
- •1. Запоминающие устройства эвм.
- •1.1. Типы зу и их основные характеристики.
- •1.2. Оперативные запоминающие устройства.
- •1.2.1. Общие принципы организации озу.
- •1.2.2. Структурная организация блока памяти.
- •1.2.3. Полупроводниковые интегральные зу с произвольным обращением.
- •1.2.4. Модули памяти и элементы памяти (бис).
- •1.2.5. Система электрических параметров полупроводниковых бис зу.
- •1.2.6. Контроль функционирования бис зу.
- •1.2.7. Организация многоблочной оперативной памяти.
- •1.2.8. Организация озу с многоканальным доступом.
- •1.2.9. Ассоциативные зу.
- •1.3. Сверхоперативные зу.
- •1.3.1. Назначение и типы созу.
- •1.3.2. Организация созу с прямой адресацией.
- •1.3.3. Организация стекового и магазинного созу.
- •1.3.4. Организация ассоциативных созу.
- •1.3.5. Оценка эффективности использования созу в процессоре.
- •1.4. Постоянные зу.
- •1.5. Виртуальная память.
- •Логическое распределение оперативной памяти в персональных компьютерах (Intel/pc).
- •1.6.1. Стандартная оперативная память.
- •1.6.1.1.Таблица векторов прерываний.
- •1.6.1.2. Область данных bios.
- •1.6.1.3. Область для операционной системы.
- •1.6.1.4. Основная область памяти.
- •2. Арифметико-логические устройства эвм
- •2.1. Типы арифметических устройств и их структуры.
- •2.2. Организация алу параллельного действия при работе над числами в естественной форме.
- •2.2.1. Суммирование и вычитание чисел при использовании накапливающего сумматора.
- •2.2.2. Принципы построения алу для сложения и вычитания на комбинационных суммах.
- •2.2.3. Организация алу (параллельного действия) в режиме умножения чисел с фиксированной запятой.
- •2.2.4. Аппаратные способы ускорения умножения в организации алу.
- •2.2.5. Алгоритмические (логические) способы ускорения умножения в организации алу.
- •2.2.6. Организация алу параллельного действия в режиме деления чисел с фиксированной запятой.
- •2.2.7. Организация алу при реализации логических операций и операций специальной арифметики.
- •2.3. Организация алу параллельного действия при работе над числами в нормальной форме.
- •2.3.1. Принцип построения и работы алу при суммировании и вычитании чисел в нормальной форме.
- •2.3.2. Направления и методы ускорения операций над числами с плавающей запятой.
- •2.4. Организация алу, работающих в двоично-десятичных кодах.
- •2.5.Об экзотических формах представления чисел. Логарифмическая форма:
- •Трансформирующаяся запятая.
- •Инверсная запятая.
- •2.6. Итеративные методы деления.
- •3. Процессоры.
- •3.1. Система команд эвм.
- •3.1.1. Структура и форматы команд.
- •3.1.2. Список команд.
- •3.1.3. Способы адресации.
- •3.2. Устройства управления.
- •3.2.1. Организация цуу (на примере гипотетической одноадресной эвм).
- •3.2.2. Принципы формирования уфс.
- •3.2.3. Организация микропрограммных устройств управления.
- •3.3. Организация внутрипроцессорных систем ввода-вывода информации.
- •3.3.1. Основные понятия и определения.
- •3.3.2. Способы обмена данными между ядром малой эвм и периферийными устройствами.
- •3.3.3. Программно управляемые способы передачи данных.
- •3.3.3.1. Простые типы передачи.
- •3.3.3.2. Последовательность событий при прерываниях.
- •3.3.3.3. Идентификация прерывающего устройства.
- •3.3.4. Организация прямого доступа к памяти.
- •4. Основы вычислительных конвейеров.
- •4.1. Введение в архитектурные принципы конвейерных процессоров и эвм.
- •Конвейерные сумматоры
- •Конвейерный умножитель
- •5. Архитектура сигнальных процессоров.
- •5.1. Введение. Основные задачи обработки сигналов. Методы обработки сигналов.
- •5.2. Основные характеристики и базовая архитектура семейства adsp-21xx
- •5.2.1. Общие сведения о составе функциональных устройств
- •5.2.2. Базовая архитектура.
- •5.2.3. Средства разработчиков для процессоров семейства.
- •5.3. Интерфейс процессоров adsp-21xx с памятью.
- •5.3.1. Интерфейс с загрузочной памятью.
- •5.3.2. Интерфейс с памятью программ.
- •5.3.3. Интерфейс с памятью данных.
- •5.4. Архитектура операционных устройств.
- •5.4.1. Арифметико-логическое устройство.
- •5.4.2. Умножитель/накопитель mac.
- •5.4.3. Устройство сдвига shifter.
5.3.1. Интерфейс с загрузочной памятью.
Вся внутренняя память программ или любая её часть могут быть загружены из внешней (загрузочной) памяти с использованием специальной процедуры. Для взаимодействия с недорогими микросхемами EPROM процессор загружает инструкции побайтно.
Автоматическая загрузка после сброса зависит от состояния сигнала управления картой памяти MMAP (Memory Map Control Signal). Начальная загрузка происходит, если сигнал MMAP находится в состоянии логического нуля во время общего сброса процессора. Но начальная загрузка может быть также инициирована программно после сброса.
Процессоры семейства, имеющие порт HIP, могут быть загружены как с использованием интерфейса с загрузочной памятью, так и с использованием хост-компьютера. Состояние линии BMODE определяет используемый метод (0 – загрузка из памяти, 1 – загрузка через порт HIP).
Сигнал BR (активный низкий) распознается во время начальной загрузки. Шина предоставляется после загрузки текущего байта. Некоторые модели процессоров семейства (ADSP-2161, ADSP-2162, ADSP-2164 и др.) содержат ПЗУ инструкций на чипе и поэтому для их устройств начальная загрузка не происходит.
Загрузочные страницы.
Загрузочная память состоит из 8 страниц, каждая из которых может быть длиной до 8Кбайт. Каждый четвертый байт каждой страницы «пустой» за исключением одного первого, который содержит длину страницы. Каждый набор из трёх байтов между последовательными «пустыми» байтами содержит инструкцию. Сначала читается длина страницы, а затем байты загружаются один за другим, начиная с верха страницы. Это сокращает время загрузки коротких страниц.
Длина страницы вычисляется так: количество 24-битных слов памяти программ делится на 8 и минус 1. Так, например, длина страницы равная 0 соответствует генерации адресов для 8 слов, расположенных в 32 последовательных байтах (8/8-1=0; 24/8=3 – столько байт в каждом слове; 3+1=4 – добавление «пустых» байт; 4х8=32). - См. рисунок 5.3.
Начальная загрузка и программный сброс.
После программного или аппаратного сброса, если MMAP=0 происходит начальная загрузка. Начальная загрузка после аппаратного сброса всегда загружает загрузочную страницу с номером 0. После программного сброса загрузка может быть произведена программно из любой из восьми различных страниц. Поле выбора загрузочной страницы (BPAGE) находится по адресу памяти 0х3FFF в системном регистре и определяет из какой страницы должна происходить загрузка.
Для загрузки из некоторой страницы загрузочной памяти необходимо установить поле BPAGE на нужную страницу и затем, по этому же адресу памяти, установить бит инициирования загрузки (BFORCE). После этой установки начинается программно инициированная начальная загрузка.
Кроме схемы выбора страницы и, возможно, числа циклов ожидания обращения к загрузочной памяти различий между программно инициированной начальной загрузкой и «аппаратной» загрузкой по сбросу нет. Количество циклов ожидания для доступа к загрузочной памяти находится по адресу 0х3FFF в системном регистре. Это поле может быть установлено в значение 0 до 7 (соответствует числу циклов ожидания при доступе). Значение после начального аппаратного сброса – 3 цикла ожидания (по умолчанию).
Последовательность начальной загрузки.
Для выполнения операции загрузки генератор адресов загрузочной памяти генерирует адреса соответствующих байтов и загружает внутреннюю память. Внутренняя память программ загружается начиная со старших адресов. Например, если в процессор загружаются восемь 24-битных слов, то первое слово записывается по адресу памяти инструкций 0007, а последнее – по адресу 0000. Структура загрузочного адреса приведена на рисунке 5.4.
Последнее 24-битное слово (последняя команда памяти программ) загружается в процессор первым. Порядок загрузки байтов: USB, затем LSB, затем MSB. После этого слово-указатель декрементируется и адресует предыдущее слово памяти программ и т.д. Например для загрузки из страницы с номером 0 с самой короткой длиной (восемь 24-битных слов – длина страницы равна 0 – см. рис.5.3.) будут сгенерированы следующие адреса в следующей последовательности:
-
0003 – считывание длины страницы;
-
001C – старший байт USB последнего слова;
-
001E - младший LSB байт последнего слова;
-
001D – средний байт последнего слова;
-
0018, 001A, 0019;
-
0014, 0016, 0015 …
Процесс продолжится до загрузки слова с адресом 0.