![](/user_photo/2706_HbeT2.jpg)
- •Введение.
- •1. Основы построения эвм. Основные определения.
- •2. Принципы действия эвм. Принципы программного управления.
- •Страница–словарь.
- •4. История развития вычислительной техники. Поколения эвм.
- •«Компьютер... XVII века»
- •5. Основные параметры эвм.
- •1. Запоминающие устройства эвм.
- •1.1. Типы зу и их основные характеристики.
- •1.2. Оперативные запоминающие устройства.
- •1.2.1. Общие принципы организации озу.
- •1.2.2. Структурная организация блока памяти.
- •1.2.3. Полупроводниковые интегральные зу с произвольным обращением.
- •1.2.4. Модули памяти и элементы памяти (бис).
- •1.2.5. Система электрических параметров полупроводниковых бис зу.
- •1.2.6. Контроль функционирования бис зу.
- •1.2.7. Организация многоблочной оперативной памяти.
- •1.2.8. Организация озу с многоканальным доступом.
- •1.2.9. Ассоциативные зу.
- •1.3. Сверхоперативные зу.
- •1.3.1. Назначение и типы созу.
- •1.3.2. Организация созу с прямой адресацией.
- •1.3.3. Организация стекового и магазинного созу.
- •1.3.4. Организация ассоциативных созу.
- •1.3.5. Оценка эффективности использования созу в процессоре.
- •1.4. Постоянные зу.
- •1.5. Виртуальная память.
- •Логическое распределение оперативной памяти в персональных компьютерах (Intel/pc).
- •1.6.1. Стандартная оперативная память.
- •1.6.1.1.Таблица векторов прерываний.
- •1.6.1.2. Область данных bios.
- •1.6.1.3. Область для операционной системы.
- •1.6.1.4. Основная область памяти.
- •2. Арифметико-логические устройства эвм
- •2.1. Типы арифметических устройств и их структуры.
- •2.2. Организация алу параллельного действия при работе над числами в естественной форме.
- •2.2.1. Суммирование и вычитание чисел при использовании накапливающего сумматора.
- •2.2.2. Принципы построения алу для сложения и вычитания на комбинационных суммах.
- •2.2.3. Организация алу (параллельного действия) в режиме умножения чисел с фиксированной запятой.
- •2.2.4. Аппаратные способы ускорения умножения в организации алу.
- •2.2.5. Алгоритмические (логические) способы ускорения умножения в организации алу.
- •2.2.6. Организация алу параллельного действия в режиме деления чисел с фиксированной запятой.
- •2.2.7. Организация алу при реализации логических операций и операций специальной арифметики.
- •2.3. Организация алу параллельного действия при работе над числами в нормальной форме.
- •2.3.1. Принцип построения и работы алу при суммировании и вычитании чисел в нормальной форме.
- •2.3.2. Направления и методы ускорения операций над числами с плавающей запятой.
- •2.4. Организация алу, работающих в двоично-десятичных кодах.
- •2.5.Об экзотических формах представления чисел. Логарифмическая форма:
- •Трансформирующаяся запятая.
- •Инверсная запятая.
- •2.6. Итеративные методы деления.
- •3. Процессоры.
- •3.1. Система команд эвм.
- •3.1.1. Структура и форматы команд.
- •3.1.2. Список команд.
- •3.1.3. Способы адресации.
- •3.2. Устройства управления.
- •3.2.1. Организация цуу (на примере гипотетической одноадресной эвм).
- •3.2.2. Принципы формирования уфс.
- •3.2.3. Организация микропрограммных устройств управления.
- •3.3. Организация внутрипроцессорных систем ввода-вывода информации.
- •3.3.1. Основные понятия и определения.
- •3.3.2. Способы обмена данными между ядром малой эвм и периферийными устройствами.
- •3.3.3. Программно управляемые способы передачи данных.
- •3.3.3.1. Простые типы передачи.
- •3.3.3.2. Последовательность событий при прерываниях.
- •3.3.3.3. Идентификация прерывающего устройства.
- •3.3.4. Организация прямого доступа к памяти.
- •4. Основы вычислительных конвейеров.
- •4.1. Введение в архитектурные принципы конвейерных процессоров и эвм.
- •Конвейерные сумматоры
- •Конвейерный умножитель
- •5. Архитектура сигнальных процессоров.
- •5.1. Введение. Основные задачи обработки сигналов. Методы обработки сигналов.
- •5.2. Основные характеристики и базовая архитектура семейства adsp-21xx
- •5.2.1. Общие сведения о составе функциональных устройств
- •5.2.2. Базовая архитектура.
- •5.2.3. Средства разработчиков для процессоров семейства.
- •5.3. Интерфейс процессоров adsp-21xx с памятью.
- •5.3.1. Интерфейс с загрузочной памятью.
- •5.3.2. Интерфейс с памятью программ.
- •5.3.3. Интерфейс с памятью данных.
- •5.4. Архитектура операционных устройств.
- •5.4.1. Арифметико-логическое устройство.
- •5.4.2. Умножитель/накопитель mac.
- •5.4.3. Устройство сдвига shifter.
-
Логическое распределение оперативной памяти в персональных компьютерах (Intel/pc).
Разумеется, речь здесь идёт только о фундаментальных принципах, без рассмотрения ненужных и, зачастую, устаревших подробностей.
Логическое распределение оперативной памяти (рис. 1.6.0.1) определяется не только применяемой операционной системой, но и особенностями аппаратной реализации IBM-совместимых компьютеров. Знание строения RAM необходимо для программной оптимизации системы. Оптимизация системы не всегда пропорциональна денежным вложениям в новейшие быстродействующие программные продукты. Используя простые уловки и хитрости, можно повысить производительность PC внутрисистемными методами.
Рис. 1.6.0.1
Можно выделить пять важнейших логических областей оперативной памяти:
-
Стандартная оперативная память (Conventional Memory);
-
EMS (Expanded Memory Specification) – «описание расширений памяти»;
-
UMA (Upper Memory Area) – «верхняя область памяти»;
-
HMA (High Memory Area) – «надстройка памяти / высокая, высшая, лучшая, совершенная память»;
-
XMS (eXtended Memory Specification) – «спецификация продления памяти».
<79>
1.6.1. Стандартная оперативная память.
Достоверно можно утверждать, что с точки зрения аппаратной спецификации стандартная память является наиважнейшей. Как правило, в ней располагается большая часть прикладных программ и данных.
В литературе Intel/РС для адресации памяти применяется шестнадцатеричная, характеризующаяся наличием символа "h" после значения. Иногда этот символ в литературе по Intel/РС опускается (подразумевается по умолчанию), что создаёт массу неоднозначных толкований.
Стандартная память начинается от адреса 0000h:0000h и продолжается до адреса А000h:0000h.
В пределах этой памяти выше уровня 640 Кб фирмой IBM были зарезервированы 384 Кб для выполнения внутренних функций, которые будут рассмотрены далее. Распределение памяти для Intel/PC, начиная с CPU 80386, показано на рисунке:
Рис. 1.6.1.1
1.6.1.1.Таблица векторов прерываний.
Само название говорит, что речь идет о таблице (состоящей из 256 элементов по 4 байта), в которой находятся вектора прерываний — адреса сервисных программ, входящих в состав операционной системы и BIOS. При этом речь идет о таких базовых функциях, как отображение символа на экране монитора, организация доступа к дисководу или жесткому диску и т. п. Но поскольку существуют различные операционные системы и версии BIOS, эти программы обработки прерываний могут располагаться в различных местах стандартной оперативной памяти. В таблице векторов прерывании указано их реальное местоположение. Таблица начинается с адреса 0000h:0000h и занимает 1024 байта (1 Кб).
<80>
1.6.1.2. Область данных bios.
Вслед за таблицей прерываний расположена область данных BIOS объемом 768 байт. Здесь размещены: счетчик таймера, буфер клавиатуры и другая внутренняя информация.
1.6.1.3. Область для операционной системы.
После области для данных BIOS в стандартной оперативной памяти располагается область для загрузки операционной системы. Конечно, система загружается в RAM не полностью, а только частично (например, ядро DOS, Windows). Часть ядра операционной системы – процессор команд, более известный под именем COMMAND.СОМ. Ядро операционной системы не имеет постоянного адреса памяти. Его местоположение и размер занимаемой ядром памяти зависят от версии операционной системы. Впрочем, имеется возможность перераспределить стандартную память, поместив ядро системы в другие области памяти.