- •Введение.
- •1. Основы построения эвм. Основные определения.
- •2. Принципы действия эвм. Принципы программного управления.
- •Страница–словарь.
- •4. История развития вычислительной техники. Поколения эвм.
- •«Компьютер... XVII века»
- •5. Основные параметры эвм.
- •1. Запоминающие устройства эвм.
- •1.1. Типы зу и их основные характеристики.
- •1.2. Оперативные запоминающие устройства.
- •1.2.1. Общие принципы организации озу.
- •1.2.2. Структурная организация блока памяти.
- •1.2.3. Полупроводниковые интегральные зу с произвольным обращением.
- •1.2.4. Модули памяти и элементы памяти (бис).
- •1.2.5. Система электрических параметров полупроводниковых бис зу.
- •1.2.6. Контроль функционирования бис зу.
- •1.2.7. Организация многоблочной оперативной памяти.
- •1.2.8. Организация озу с многоканальным доступом.
- •1.2.9. Ассоциативные зу.
- •1.3. Сверхоперативные зу.
- •1.3.1. Назначение и типы созу.
- •1.3.2. Организация созу с прямой адресацией.
- •1.3.3. Организация стекового и магазинного созу.
- •1.3.4. Организация ассоциативных созу.
- •1.3.5. Оценка эффективности использования созу в процессоре.
- •1.4. Постоянные зу.
- •1.5. Виртуальная память.
- •Логическое распределение оперативной памяти в персональных компьютерах (Intel/pc).
- •1.6.1. Стандартная оперативная память.
- •1.6.1.1.Таблица векторов прерываний.
- •1.6.1.2. Область данных bios.
- •1.6.1.3. Область для операционной системы.
- •1.6.1.4. Основная область памяти.
- •2. Арифметико-логические устройства эвм
- •2.1. Типы арифметических устройств и их структуры.
- •2.2. Организация алу параллельного действия при работе над числами в естественной форме.
- •2.2.1. Суммирование и вычитание чисел при использовании накапливающего сумматора.
- •2.2.2. Принципы построения алу для сложения и вычитания на комбинационных суммах.
- •2.2.3. Организация алу (параллельного действия) в режиме умножения чисел с фиксированной запятой.
- •2.2.4. Аппаратные способы ускорения умножения в организации алу.
- •2.2.5. Алгоритмические (логические) способы ускорения умножения в организации алу.
- •2.2.6. Организация алу параллельного действия в режиме деления чисел с фиксированной запятой.
- •2.2.7. Организация алу при реализации логических операций и операций специальной арифметики.
- •2.3. Организация алу параллельного действия при работе над числами в нормальной форме.
- •2.3.1. Принцип построения и работы алу при суммировании и вычитании чисел в нормальной форме.
- •2.3.2. Направления и методы ускорения операций над числами с плавающей запятой.
- •2.4. Организация алу, работающих в двоично-десятичных кодах.
- •2.5.Об экзотических формах представления чисел. Логарифмическая форма:
- •Трансформирующаяся запятая.
- •Инверсная запятая.
- •2.6. Итеративные методы деления.
- •3. Процессоры.
- •3.1. Система команд эвм.
- •3.1.1. Структура и форматы команд.
- •3.1.2. Список команд.
- •3.1.3. Способы адресации.
- •3.2. Устройства управления.
- •3.2.1. Организация цуу (на примере гипотетической одноадресной эвм).
- •3.2.2. Принципы формирования уфс.
- •3.2.3. Организация микропрограммных устройств управления.
- •3.3. Организация внутрипроцессорных систем ввода-вывода информации.
- •3.3.1. Основные понятия и определения.
- •3.3.2. Способы обмена данными между ядром малой эвм и периферийными устройствами.
- •3.3.3. Программно управляемые способы передачи данных.
- •3.3.3.1. Простые типы передачи.
- •3.3.3.2. Последовательность событий при прерываниях.
- •3.3.3.3. Идентификация прерывающего устройства.
- •3.3.4. Организация прямого доступа к памяти.
- •4. Основы вычислительных конвейеров.
- •4.1. Введение в архитектурные принципы конвейерных процессоров и эвм.
- •Конвейерные сумматоры
- •Конвейерный умножитель
- •5. Архитектура сигнальных процессоров.
- •5.1. Введение. Основные задачи обработки сигналов. Методы обработки сигналов.
- •5.2. Основные характеристики и базовая архитектура семейства adsp-21xx
- •5.2.1. Общие сведения о составе функциональных устройств
- •5.2.2. Базовая архитектура.
- •5.2.3. Средства разработчиков для процессоров семейства.
- •5.3. Интерфейс процессоров adsp-21xx с памятью.
- •5.3.1. Интерфейс с загрузочной памятью.
- •5.3.2. Интерфейс с памятью программ.
- •5.3.3. Интерфейс с памятью данных.
- •5.4. Архитектура операционных устройств.
- •5.4.1. Арифметико-логическое устройство.
- •5.4.2. Умножитель/накопитель mac.
- •5.4.3. Устройство сдвига shifter.
2.3.2. Направления и методы ускорения операций над числами с плавающей запятой.
Сначала упомянем об алгебраическом сложении. При этом сложность операции связана с необходимостью раздельной обработки мантисс и порядков, хотя смысл обработки вполне укладывается в принципы обработки чисел с фиксированной запятой.
Совершенно очевидно, что к тем же операциям (достаточно сложному и объемному их набору, системе) сводятся и «длинные» действия – умножение и деление.
;
;
.
В них нет необходимости выравнивать порядки, но сохраняет значимость вторая по затратам времени операция – нормализация результата.
Итак, как ранее отмечалось, ускорять надо лишь выравнивание порядков и нормализацию.
Сделать это можно просто и естественно за счет просмотра и анализа сразу нескольких разрядов. Соответственно, при этом потребуется наличие цепей сдвига сразу на соответствующее число разрядов (обычно просматривается 3 разряда), а также сдвига на 1 разряд.
Идея тривиальна: если разность порядков (число «пустых» разрядов у результата) превышает, например, 3, то выполняется «большой шаг», а иначе «начинаем семенить» по 1 разряду.
<103>
-
2.4. Организация алу, работающих в двоично-десятичных кодах.
Двоичные коды вполне устраивают ЭВМ, наиболее эффективны при обработке внутри машины. А нам привычна десятичная ППС!
Поэтому для задач, требующих большого ввода информации (числовой) в режиме диалога с оператором, эффективнее оказываются именно двоично-десятичные коды.
Наиболее распространен код «8, 4, 2, 1», но есть и другие, имеющие свои довольно интересные свойства.
Пусть каждая десятичная цифра кодируется двоичным кодом (например, четырехразрядным). АУ может быть организовано:
на десятичных сумматорах (по одному на каждую десятичную цифру);
на базе обычных двоичных сумматоров, а приспособление к десятичной арифметике выполняется алгоритмически.
В случае (1) структура SM превращается в схему:
Рис. 2.4.1.
Рис. 2.4.2.
<104>
-
2.5.Об экзотических формах представления чисел. Логарифмическая форма:
,
где n – основание (например, 2); q – порядок числа; а – основание представления мантиссы; М – мантисса.
Основное достоинство – просто и очень быстро (без ухищрений) выполняются операции умножения и деления. Применяется в специализированных ЭВМ.
Трансформирующаяся запятая.
Число А при вводе в ЭВМ подвергается преобразованию:
, 0<k<1
Тогда:
-k<U<k
Такая форма позволяет имитировать нормальную форму представления в ЭВМ, в которой принята естественная форма.
По данным литературы объем программ, определяющих этот режим работы, сокращается примерно в 3 раза. На скорости вычислений это не сказывается. Человек воспринимает числа в этой форме с большим трудом.
Инверсная запятая.
Число А при вводе представляется:
, где
, при |A|<1;
, при
Использование также характерно в режиме имитации «плавающей запятой» в машинах с «фиксированной запятой». Однако эффект меньше, чем при использовании формы с трансформирующей запятой.
<105>
-
2.6. Итеративные методы деления.
.
<106>