- •Введение.
- •1. Основы построения эвм. Основные определения.
- •2. Принципы действия эвм. Принципы программного управления.
- •Страница–словарь.
- •4. История развития вычислительной техники. Поколения эвм.
- •«Компьютер... XVII века»
- •5. Основные параметры эвм.
- •1. Запоминающие устройства эвм.
- •1.1. Типы зу и их основные характеристики.
- •1.2. Оперативные запоминающие устройства.
- •1.2.1. Общие принципы организации озу.
- •1.2.2. Структурная организация блока памяти.
- •1.2.3. Полупроводниковые интегральные зу с произвольным обращением.
- •1.2.4. Модули памяти и элементы памяти (бис).
- •1.2.5. Система электрических параметров полупроводниковых бис зу.
- •1.2.6. Контроль функционирования бис зу.
- •1.2.7. Организация многоблочной оперативной памяти.
- •1.2.8. Организация озу с многоканальным доступом.
- •1.2.9. Ассоциативные зу.
- •1.3. Сверхоперативные зу.
- •1.3.1. Назначение и типы созу.
- •1.3.2. Организация созу с прямой адресацией.
- •1.3.3. Организация стекового и магазинного созу.
- •1.3.4. Организация ассоциативных созу.
- •1.3.5. Оценка эффективности использования созу в процессоре.
- •1.4. Постоянные зу.
- •1.5. Виртуальная память.
- •Логическое распределение оперативной памяти в персональных компьютерах (Intel/pc).
- •1.6.1. Стандартная оперативная память.
- •1.6.1.1.Таблица векторов прерываний.
- •1.6.1.2. Область данных bios.
- •1.6.1.3. Область для операционной системы.
- •1.6.1.4. Основная область памяти.
- •2. Арифметико-логические устройства эвм
- •2.1. Типы арифметических устройств и их структуры.
- •2.2. Организация алу параллельного действия при работе над числами в естественной форме.
- •2.2.1. Суммирование и вычитание чисел при использовании накапливающего сумматора.
- •2.2.2. Принципы построения алу для сложения и вычитания на комбинационных суммах.
- •2.2.3. Организация алу (параллельного действия) в режиме умножения чисел с фиксированной запятой.
- •2.2.4. Аппаратные способы ускорения умножения в организации алу.
- •2.2.5. Алгоритмические (логические) способы ускорения умножения в организации алу.
- •2.2.6. Организация алу параллельного действия в режиме деления чисел с фиксированной запятой.
- •2.2.7. Организация алу при реализации логических операций и операций специальной арифметики.
- •2.3. Организация алу параллельного действия при работе над числами в нормальной форме.
- •2.3.1. Принцип построения и работы алу при суммировании и вычитании чисел в нормальной форме.
- •2.3.2. Направления и методы ускорения операций над числами с плавающей запятой.
- •2.4. Организация алу, работающих в двоично-десятичных кодах.
- •2.5.Об экзотических формах представления чисел. Логарифмическая форма:
- •Трансформирующаяся запятая.
- •Инверсная запятая.
- •2.6. Итеративные методы деления.
- •3. Процессоры.
- •3.1. Система команд эвм.
- •3.1.1. Структура и форматы команд.
- •3.1.2. Список команд.
- •3.1.3. Способы адресации.
- •3.2. Устройства управления.
- •3.2.1. Организация цуу (на примере гипотетической одноадресной эвм).
- •3.2.2. Принципы формирования уфс.
- •3.2.3. Организация микропрограммных устройств управления.
- •3.3. Организация внутрипроцессорных систем ввода-вывода информации.
- •3.3.1. Основные понятия и определения.
- •3.3.2. Способы обмена данными между ядром малой эвм и периферийными устройствами.
- •3.3.3. Программно управляемые способы передачи данных.
- •3.3.3.1. Простые типы передачи.
- •3.3.3.2. Последовательность событий при прерываниях.
- •3.3.3.3. Идентификация прерывающего устройства.
- •3.3.4. Организация прямого доступа к памяти.
- •4. Основы вычислительных конвейеров.
- •4.1. Введение в архитектурные принципы конвейерных процессоров и эвм.
- •Конвейерные сумматоры
- •Конвейерный умножитель
- •5. Архитектура сигнальных процессоров.
- •5.1. Введение. Основные задачи обработки сигналов. Методы обработки сигналов.
- •5.2. Основные характеристики и базовая архитектура семейства adsp-21xx
- •5.2.1. Общие сведения о составе функциональных устройств
- •5.2.2. Базовая архитектура.
- •5.2.3. Средства разработчиков для процессоров семейства.
- •5.3. Интерфейс процессоров adsp-21xx с памятью.
- •5.3.1. Интерфейс с загрузочной памятью.
- •5.3.2. Интерфейс с памятью программ.
- •5.3.3. Интерфейс с памятью данных.
- •5.4. Архитектура операционных устройств.
- •5.4.1. Арифметико-логическое устройство.
- •5.4.2. Умножитель/накопитель mac.
- •5.4.3. Устройство сдвига shifter.
Страница–словарь.
Архитектура – представление аппаратной и программной составляющих частей системы и взаимосвязи между ними как единого целого в противоположность рассмотрению компонентов системы по отдельности.
Процессор – устройство ЭВМ, управляемое программно, осуществляющее процесс обработки данных и управление им.
АЛУ – часть центрального процессорного устройства ЭВМ, в которой выполняются логические и арифметические операции над входными данными.
Гарвардская архитектура – фон-неймановская архитектура, усовершенствованная путем введения раздельных трактов адресов и данных. (Используется для устранения затруднений из-за общей платы.) Альтернатива – Пристонская.
Сопроцессор – процессорное устройство, функционирующее параллельно с центральным процессорным устройством и использующее тот же поток команд, что и ЦПУ, но во всех других отношениях независимое.
(Машинная) команда – кодированное предписание, определяющее шаг процесса выполнения программы; содержит указание выполнения операции, адрес операндов и др. служебные признаки.
<12>
В дальнейшем фон-неймановская структура перестала удовлетворять пользователей вычислительной техники. Почему?
Причины тому:
-
рост производительности процессоров сдерживался пропускной способностью единственного коммутационного тракта;
-
усложнение программных средств и возникновение семантического разрыва;
-
тенденции к параллельной обработке информации;
-
…
Отсюда и изменения в архитектуре.
Но понимание архитектуры следует увязать с пониманием об обработке информации. Оказывается возможным ввести несколько уровней абстрагирования представления разработки:
Концептуальный уровень. На этом уровне пользователь анализирует содержание задачи и определяет спецификацию обработки информации, как одного из уровней абстрагирования, путем описания содержания обработки информации и концепции проектирования.
<13>
Языки высокого уровня. Пользователь, зная алгоритм решения задачи, после составления детального проекта решения пишет программу на языке (развитом языке, языке высокого уровня). Специализированные подобные языки позволяют пользователю сразу описать процесс обработки на концептуальном уровне в естественной, удобной форме. Облегчается процесс программирования, достигается более высокая надежность.
Идеал – наличие языка для каждого конкретного случая, но узкоспециальные языки не имеют смысла, (дорого создать формальный язык, дорого ему научить). Компромисс – используются языки универсальные, созданные под класс задач, а возникающий разрыв с концептуальным уровнем ликвидируется использованием специальных пакетов готовых программ. (Язык пользования пакетом).
<14>
Уровень машинных команд. Обеспечивает связь, «стыковку» аппаратных и программных средств вычислителя. Это «самый архитектурный» уровень, это уровень системного программиста – специалиста (ниже ему уже не нужно).
Идеал - близость функционального уровня развитого языка и функционального уровня машинных команд; тогда прост компилятор и быстро выполняется программа. Но…
Компромисс лежит с учетом стоимости разработки между аппаратными и программными средствами; отсюда и определение функционального уровня машинных команд. А тогда возможны пути: либо обеспечение пользователей на языковом уровне и наличие семантического разрыва между двумя уровнями (семантический разрыв увеличивает нагрузку на системного программиста и создает ему авторитет), либо функциональная ориентация машин на универсальные языки высокого уровня соответствующие аппаратные средства машины языков высокого уровня. 1
Три способа инициирования выполнения машинных команд:
1) в порядке расположения в программе, последовательно;
2) по мере готовности данных;
3) по мере потребности в результате выполнения.
Соответственно вычислительные системы (параллельные ЭВМ) классифицируются:
1) с логически-программным управлением;
2) с управлением потоками данных;
3) с редукционно-программным управлением.
<15>
Уровень регистровых передач. Здесь проводится проектирование аппаратных средств ЭВМ, удовлетворяющих спецификации машинных команд, а также требованиям по производительности, стоимости и другим заданным условиям. Машинные команды после дешифрации реализуются путем управления АЛУ, регистрами и соединяющими их шинами.У проектировщика, использующего в качестве элементов структурные блоки, обычно в распоряжении микропрограммирование (создание микропрограмм для управляющей памяти). Если же команды предельно просты или требуется существенно повысить быстродействие, то применяются аппаратные решения (специальные сумматоры, умножители и др.). Еще одно направление – сопроцессоры.
Уровень вентилей. Основа концепции уровня заключается в том, что все структурные элементы суть конечные автоматы, а следовательно могут быть построены из вентилей. Конечно же, уровень вентилей – сфера деятельности разработчика БИС и СБИС.
<16>
Классификация машин по структурной организации:
1) Централизованные машины. Состоят из одного процессора, системы соединений и памяти. В каждый момент времени активна только одна команда.
2) Машины с коммутацией пакетов. Реализуют конвейерное исполнение, при котором процессоры, средства связи и запоминающие устройства объединяются в рабочие пулы1 для совместного решения задач.
3)Машины с обработкой выражений. В них используются идентичные
наборы ресурсов, объединенные в регулярную структуру, причем
каждый набор содержит процессор, средства коммуникации и память.
Программа представляет собой большую структуру, отдельные части
которой пребывают в каждый момент времени в активном состоянии,
тогда как другие временно приостановлены.
<17>
Применительно к цифровой обработке сигналов (ЦОС)
Систематический процессор. Суть регулярная матрица процессорных элементов, каждый из которых обменивается информацией со своими ближайшими соседями; все процессоры работают синхронно под управлением общего источника синхронизации (частота ограничивается действиями самого медленного в матрице).
Волновой процессор. То же, но без единого источника синхронизации. Одновременность работы «имеет место». Управление каждым произвольным элементом осуществляется локально, инициируется поступление входных данных (после вывода предыдущего результата). «Волны» обработки распространяются по мере передачи выходных данных соседям.
RISC-архитектура. Идея в использовании минимальной системы команд. Сложные функции реализуются компиляторами в программы, содержащие команды сокращённой системы команд. Стремление максимально эффективно использовать площадь кристалла. Всё что можно, возлагается на компилятор (а не на рабочий цикл выполнения команд).
<18>
Таблица 1
|
Механизм данных |
||
по значению |
по запросу |
||
Механизм управления |
Последова-тельный |
|
фон-неймановская структура с логически- программным управлением |
Параллель -ный |
с потоковым управлением |
с параллельным управлением |
|
Рекурсив- ный |
с цепочной редукцией |
с графической редукцией |
В заключение раздела рассмотрим «взаимоотношения» и классификацию в области специализированных вычислительных машин повышенной производительности.
Флинн М. в 1972 году ввел описание ЭВМ и вычислительных систем с точки зрения потоков команд (инструкций) и данных. Он также ввел понятия одиночного и множественного потоков, как для команд, так и для данных. Это привело к распределению всех архитектур ВМ и систем по 4-м классам:
Таблица 2
|
Одиночный поток данных (ОД) |
Множественный поток данных (МД) |
Одиночный поток команд (ОК) |
ОКОД Однопроцессорная система
IBM 360 |
ОКМД Параллельный процессор и ассоциативный процессор ILLIAC IV |
Множественный поток команд (МК) |
МКОД – «не бывает» МКОД* Процессор поточной обработки (конвейерная система)
CDC STAR 100 |
МКМД Многопроцессорная или многомашинная вычислительная система
Univac 1108 |
<19>