1.2.3 Технологический процесс производства
Казалось бы, технологический процесс производства никак не отражается на производительности процессора. Действительно, прямой зависимости между проектной нормой процессора и его производительностью нет, однако от технологии производства процессоров, определяющей минимальные размеры используемых транзисторов, их быстродействие и время задержки передачи сигнала в межуровневых соединениях, зависит и его тактовая частота и размер кэша. Увеличение тактовой частоты просто невозможно без изменения технологического процесса производства процессора. То есть в пределах одного семейства процессоров, определяемого технологическим процессом производства, потенциальный запас по наращиванию тактовой частоты ограничен и дальнейшее увеличение тактовой частоты возможно только при уменьшении проектной нормы производства процессоров.
В 2009 году основным в процессорной индустрии является 45-нанометровый техпроцесс. Технологическая норма 32 нм освоена в 2010 г. Более тонкие технологические нормы (28 нм) планируется осваивать в 2011 году.
1.2.4 Частота системной шины
Частота системной шины определяет пропускную способность шины, связывающей процессор с набором микросхем системной платы (чипсетом). Естественно, что чем выше частота системной шины, тем выше и производительность процессора. Если говорить о процессорах Intel, то частоту системной шины называют частотой FSB (frequency system bus). К примеру, если частота FSB составляет 800 МГц, то ее пропускная способность (с учетом 64-битной или восьмибайтной шины) составляет 6,4 Гбайт/с. Для шины FSB с частотой 1066 МГц пропускная способность составит уже 8,5 Гбайт/с. Для процессоров Intel частота FSB может быть равной 400, 533, 800 и 1066 МГц.
В случае процессоров AMD системная шина называется HyperTransport. Частота этой шины для современных процессоров AMD может быть равной единицам гигагерц.
1.2.5 Размер кэша
Как уже отмечалось, современный процессор имеет несколько типов кэша, интегрированных в кристалл процессора: кэш первого уровня (L1) и кэш второго уровня (L2). Кэш L1, который делится на кэш команд и кэш данных, используется непосредственно ядром процессора. Кэш L2 представляет собой своеобразный буфер между оперативной памятью (кэшем третьего уровня, размещённым на системной плате) и кэшем L1. В пределах одного семейства процессоры могут различаться размером кэша L2. Непосредственного влияния на производительность процессора размер кэша не оказывает, однако при недостаточном размере кэша увеличивается время простоя процессора, в течение которого в кэш загружаются данные из оперативной памяти. Это, в свою очередь, отражается и на производительности процессора. Поэтому чем больше размер кэша L2, тем лучше.
1.3 Типы архитектур микропроцессоров
Существует два основных типа архитектуры – фоннеймановская (принстонская) и гарвардская.
Фоннеймановскую архитектуру предложил в 1945 году американский математик Джон фон Нейман, работавший в то время в университете Принстона. Особенностью этой архитектуры является то, что программа, данные и область ввода/вывода находятся в общей памяти, доступ к которой осуществляется по шине данных и команд ШДиК (Data and Command Bus). Такая шина данных и команд, как правило, мультиплексируется с шиной адреса ША (Address Bus).
Мультиплексирование – это способ передачи разнородных данных по одной шине посредством разделения времени передачи между разнородными данными с использованием переключателя (мультиплексора). В один квант времени по шине передаются, например адреса для записи данных в ОЗУ. В следующий квант времени, который наступает после переключения шины с адресных контактов на контакты данных, по ней передаются данные для записи в ОЗУ. Это замедляет процесс обращения к ОЗУ по записи/чтению, но упрощает исполнение шины в кристалле. Кроме этого в случае сбоя в мультиплексированной шине возможно чтение из ОЗУ данных вместо команд, что ведёт к попытке исполнения данных как команд и как следствие ‑ зависанию выполняемого приложения.
Достоинствами фоннеймановской архитектуры является простота реализации и дешевизна, недостатками – низкое быстродействие и надёжность по сравнению с гарвардской архитектурой.
Гарвардская архитектура впервые была реализована в 1944 году в релейной вычислительной машине Гарвардского университета (США). Особенностью этой архитектуры является то, что память данных, память программ и область ввода/вывода разделены и имеют отдельную шину данных ШД (Data Bus) и шину команд ШК (Command Bus). Достоинствами гарвардской архитектуры является высокое быстродействие и надёжность функционирования, т.к. сбои, присущие фоннеймановской архитектуре и связанные с попыткой исполнения данных, невозможны. Недостатками являются более сложные схемы управления и высокая стоимость.
На рисунке 1.2 изображены структурные схемы двух типов архитектуры МП. Центральное процессорное устройство ЦПУ (CPU ‑ Central Processing Unit) содержит регистры для хранения данных, АЛУ и схему управления и синхронизации СУиС (control unit).
